阅读说明：本技术 一种外部时钟校准方法及系统 (External clock calibration method and system ) 是由 施奕洲 李应浪 黄立伟 江华彬 于 2020-04-16 设计创作，主要内容包括：本发明公开一种外部时钟校准方法及系统,其中,标准时钟模块产生低频时钟信号,待校准时钟模块产生高频时钟信号；通过捕获标准时钟的脉冲边沿,确定预定的计时时段,并且在预定的计时时段下检测待校准时钟的相应脉冲数,处理后计算待校准时钟的实际频率；再将所捕获的实际频率与标准时钟频率(理论频率)作对比,计算频率偏差,基于频率偏差对外部工作时钟进行校准。本发明可以通过低频标准时钟对高频待校准时钟进行校准,进一步提高时钟频率的精度。(The invention discloses an external clock calibration method and system, wherein a standard clock module generates a low-frequency clock signal, and a clock module to be calibrated generates a high-frequency clock signal; determining a preset timing period by capturing the pulse edge of a standard clock, detecting the corresponding pulse number of the clock to be calibrated in the preset timing period, and calculating the actual frequency of the clock to be calibrated after processing; the captured actual frequency is compared with the standard clock frequency (theoretical frequency), the frequency deviation is calculated, and the external working clock is calibrated based on the frequency deviation. The invention can calibrate the high-frequency clock to be calibrated through the low-frequency standard clock, thereby further improving the precision of the clock frequency.)

一种外部时钟校准方法及系统

〖技术领域〗

本发明涉及电子电路的测试调试领域，具体涉及一种外部时钟校准方法及系统。

〖背景技术〗

芯片内工作时钟的信号来源有两种：一种是由芯片外的石英晶体振荡器提供，该种时钟信号稳定且精确，缺点是外部石英晶体振荡器体积较大、成本较高；另一种则是由芯片内部的时钟振荡器产生，但由于集成电路生产制造工艺的限制，使得芯片中的时钟频率与设计标准有一定偏差。随着芯片集成化要求的提高，芯片的时钟源大多需要集成到芯片的内部，这就要求在芯片量产测试环节，对时钟频率进行校准。

传统的时钟校准方法是：改变不同的时钟频率校准参数，通过外部测试机台，测量每个参数下的内部时钟频率，直到达到预期的时钟频率误差范围内为止。此种校准方法，耗费时间较长，测试成本很高。

〖

发明内容

〗

本发明为了降低频率误差，设计一种外部时钟校准方法及系统，进一步提高时钟频率的精度。本发明由以下技术方案实现：

一种外部时钟校准系统，其特征在于，包括：

标准低频时钟发生模块，用于产生并提供高精度标准低频时钟信号；

待校准高频发生模块，用于产生并提供待校准的高频时钟信号；

定时器模块，包括计数器单元、边沿脉冲检测单元、实际频率计算单元；边沿脉冲检测单元用于捕获高精度标准低频时钟信号的上升沿和下降沿；计数器单元以待校准的高频时钟信号为时钟源，在捕获的上升沿和下降沿所确定的计时时间段内对时钟源的脉冲进行计数；实际频率计算单元根据计时时间段内检测到的脉冲数，计算出待校准时钟的实际频率；

频率偏差计算模块，基于高精度标准低频时钟信号的频率，计算待校准时钟的实际频率的偏差；

时钟校准模块，根据所述偏差对待校准的高频时钟信号进行校准。

一种外部时钟校准方法，其特征在于，包括以下步骤：

(1)提供一高精度标准低频时钟信号，提供待校准的高频时钟信号；

(2)捕获高精度标准低频时钟信号的上升沿和下降沿；以待校准的高频时钟信号为时钟源，在捕获的上升沿和下降沿所确定的计时时间段内对时钟源的脉冲进行计数；

(3)根据计时时间段内检测到的脉冲数，计算出待校准时钟的实际频率；

(4)基于高精度标准低频时钟信号的频率，计算待校准时钟的实际频率的偏差；

(5)根据所述偏差对待校准的高频时钟信号进行校准。

作为具体的技术方案，步骤(2)中，以一个上升沿和紧接着的下降沿之间的时间段来检测其中脉冲数。

作为具体的技术方案，步骤(2)中，以两个相邻的上升沿和两个相邻的下降沿之间的时间段来检测其中脉冲数。

作为具体的技术方案，步骤(3)中，通过多次捕获高精度标准低频时钟信号的上升沿和下降沿，检测多组上升沿和下降沿所确定的计时时间段内的脉冲数，再将多组脉冲数平均处理后，获得待校准时钟的实际频率。

本发明中，标准时钟模块产生低频时钟信号，待校准时钟模块产生高频时钟信号；通过捕获标准时钟的脉冲边沿，确定预定的计时时段，并且在预定的计时时段下检测待校准时钟的相应脉冲数，处理后计算待校准时钟的实际频率；再将所捕获的实际频率与标准时钟频率(理论频率)作对比，计算频率偏差，基于频率偏差对外部工作时钟进行校准。本发明可以通过低频标准时钟对高频待校准时钟进行校准，进一步提高时钟频率的精度。

〖附图说明〗

图1为本发明实施例提供的外部时钟校准系统的构成图。

图2为本发明实施例提供的外部时钟校准方法的流程图。

图3为本发明实施例提供的外部时钟校准方法中捕获低频脉冲边沿及对高频脉冲计数的时序图。

图4为本发明实施例提供的外部时钟校准方法中定时器模块的工作流程图。

〖

具体实施方式

〗

结合图1所示，本实施例提供的外部时钟校准系统包括标准低频时钟发生模块、待校准高频发生模块、定时器模块、频率偏差计算模块及时钟校准模块。

其中，标准时钟发生模块用于产生并提供高精度标准低频时钟信号，待校准高频发生模块用于产生并提供待校准的高频时钟信号。定时器模块包括计数器单元、边沿脉冲检测单元、实际频率计算单元。边沿脉冲检测单元用于捕获高精度标准低频时钟信号的上升沿和下降沿；计数器单元以待校准的高频时钟信号为时钟源，在捕获的上升沿和下降沿所确定的计时时间段内对时钟源的脉冲进行计数；实际频率计算单元根据计时时间段内检测到的脉冲数，计算出待校准时钟的实际频率。频率偏差计算模块基于高精度标准低频时钟信号的频率，计算待校准时钟的实际频率的偏差；时钟校准模块根据所述偏差对待校准的高频时钟信号进行校准。

结合图2所示，基于上述外部时钟校准系统，相应的校准方法包括以下步骤：

(1)提供一高精度标准低频时钟信号，提供待校准的高频时钟信号；

(2)捕获高精度标准低频时钟信号的上升沿和下降沿；以待校准的高频时钟信号为时钟源，在捕获的上升沿和下降沿所确定的计时时间段内对时钟源的脉冲进行计数；

(3)根据计时时间段内检测到的脉冲数，计算出待校准时钟的实际频率；

(4)基于高精度标准低频时钟信号的频率，计算待校准时钟的实际频率的偏差；

(5)根据所述偏差对待校准的高频时钟信号进行校准。

结合图3所示，定时器模块多次捕获高精度标准低频时钟信号的上升沿和下降沿，检测多组上升沿和下降沿相间时段的脉冲数，再将多组脉冲数平均处理后，获得待校准时钟的实际频率。具体捕获模式可以有多种，图3中是以一个上升沿和紧接着的下降沿之间的时间段来检测其中脉冲数；也可以只捕获上升沿或只捕获下降沿，以两个相邻的上升沿和两个相邻的下降沿之间的时间段来检测其中脉冲数。此外，捕获和检测过程中加入捕获中断使能控制，具体参见图4所示流程。

以上实施例仅为充分公开而非限制本发明，凡基于本发明的创作主旨、无需经过创造性劳动即可等到的等效技术特征的替换，应当视为本申请揭露的范围。