阅读说明：本技术 推测性缓存存储区 (Speculative cache storage ) 是由 理查德·罗伊·格里森思怀特 于 2018-08-30 设计创作，主要内容包括：装置(2)包括：执行指令的推测性执行的处理电路(4)；主缓存存储区(30)；推测性缓存存储区(32)；以及缓存控制电路(34),该缓存控制电路(34)在处理电路触发的推测性存储器访问保持推测性的情况下,将由推测性存储器访问引起的分配的条目分配给推测性缓存存储区而不是主缓存存储区。这能够帮助防止潜在的安全攻击,这些攻击利用缓存定时侧信道来获取关于由推测性存储器访问引起的对于缓存的分配的信息。(The device (2) comprises: a processing circuit (4) that performs speculative execution of instructions; a primary cache storage area (30); a speculative cache storage area (32); and cache control circuitry (34), the cache control circuitry (34) allocating allocated entries caused by speculative memory accesses to speculative cache memory areas other than the primary cache memory area if the speculative memory accesses triggered by the processing circuitry remain speculative. This can help prevent potential security attacks that utilize the cache timing side channel to obtain information about the allocation of the cache caused by the speculative memory accesses.)

技术领域

本技术涉及数据处理领域。

背景技术

数据处理装置可以支持指令的推测性执行，其中在知道指令的输入操作数是否正确或者指令是否完全需要执行之前执行指令。例如，处理装置可以具有用于预测分支指令的结果的分支预测器，使得在知道分支的实际结果应该是什么之前能够获取、解码和推测性执行后续指令。另外，一些系统可以支持加载推测，其中在从存储器实际返回实际值之前预测从存储器加载的值，以允许更快地处理后续指令。其他形式的推测也是可能的。