具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

第一实施例

本申请实施例提供一种锁相环电路，该锁相环电路删除了传统锁相环校准的两个计数器电路，通过复用锁相环的鉴频鉴相器来判断压控振荡器的输出频率的高低，如图1所示，该锁相环电路包括鉴相单元10、二路选择单元20、压控振荡单元30、分频单元40以及数字算法单元50，该鉴相单元10的输出端与二路选择单元20的第一输入端连接，二路选择单元20的第二输入端用于连接一预设电压信号VDD/2，二路选择单元20的输出端通过压控振荡单元30连接分频单元40，分频单元40的输出端连接鉴相单元10的第二输入端，鉴相单元10的第一输入端用于连接第一频率信号，数字算法单元50分别连接鉴相单元10的第一输入端、鉴相单元10的第二输入端、鉴相单元10的输出端、二路选择单元20的控制端、压控振荡单元30以及分频单元40的控制端。

上述结构设计的锁相环电路的频率校准过程如下：数字算法单元50可向二路选择单元20发送路径选择信号AR，该二路选择单元20根据路径选择信号AR可选择两个输入端中的其中一个接通，并且输出接通的输入端接收的信号，在频率校准过程中，该路径选择信号AR使得二路选择单元20均是接通第二输入端，也就使得二路选择单元20在频率校准过程中其输出端均是输出该预设电压信号VDD/2，并且二路选择单元20与鉴相单元10之间是断开的；该预设电压信号VDD/2传输给该压控振荡单元30，数字算法单元50还会发送电容子带信号CBS给压控振荡单元30，该电容子带信号CBS为一数字信号，当该电容子带信号CBS改变时可改变压控振荡单元30的输出频率，该压控振荡单元30可根据接收到的预设电压信号VDD/2以及电容子带信号CBS生成该电容子带信号CBS对应频率的输出信号，该输出信号传输给分频单元40；该数字算法单元50还会发送分频选择信号ARC给分频单元40，使得分频单元40处于对应的分频状态，进而输出该输出信号对应分频状态的分频信号FB，该分频信号FB传输回鉴相单元10的第二输入端；该分频信号FB以及鉴相单元10的第一输入端接收的第一频率信号FR被数字算法单元50采集，数字算法单元50根据该第一频率信号FR和分频信号FB对电容子带信号进行校准，由于该第一频率信号FR的频率大小是等于压控振荡单元30的目标频率F的频率值与分频单元40的分频比的商值，分频信号FB的频率值等于压控振荡单元30的输出信号与分频单元40的分频比的商值，因此，数字算法单元50可比较分频信号FB以及第一频率信号FR二者的大小即可确定压控振荡单元30的输出信号的频率与目标频率F之间的大小，另外，电容子带信号与压控振荡单元30的输出信号的频率呈现反相关，因此，可依据分频信号FB以及第一频率信号FR二者的大小来对输出给压控振荡单元30的电容子带信号进行相应的调整，进而实现压控振荡单元30的频率校准。

在本实施例的可选实施方式中，如图2所示，该分频单元40可包括分频器401、四分频器402以及或门403，该分频器401的输入端与压控振荡单元30的输出端连接，分频器401的输出端与四分频器402的输入端连接，四分频器402的输出端与或门403的输入端连接，或门403的输出端与鉴相单元10的第二输入端连接，四分频器402的控制端与数字算法单元50连接，以接收数字算法单元50发送的分频选择信号。

上述设计的分频单元40，四分频器402为一个带复位功能的输出信号占空比为3/4的四分频单元，其输入输出时序特征为：当其控制端为低电平时，输出信号为0电位；控制端为高电平时，输出信号为分频器401的输出信号上升沿触发的除4分频信号，四分频器402和或门403组合成为实现一分频和四分频可切换的二模分频器，进而将分频器401的输出信号转化为对应的一分频输出或四分频输出。

在上述设计的基础上，前述所说的频率校准方式可包括初步校准(粗校准)和细粒度校准(精校准)，该数字算法单元50首先对电容子带信号进行粗校准，在粗校准完成后再进行精校准，进而使得精校准后的电容子带信号使得压控振荡单元30输出信号的频率更加接近目标频率，在上述基础上，整个粗校准过程和精校准可采用二分法对电容子带信号进行查找，具体过程如下：

本方案可提前在该数字算法单元50内设置电容子带信号的初始值，例如，将6比特二进制数的中间值作为初始值，进而进行粗校准。

在进行粗校准时，该数字算法单元50可接收一校准触发信号rstn＝1，基于该校准触发信号，数字算法单元50会向二路选择单元20发送第一路径选择信号AR(例如其为低电平)，该第一路径选择信号AR使得二路选择单元接通第二输入端，使其输出该预设电压信号VDD/2进而传输给压控振荡单元30，该数字算法单元50还会向压控震荡单元发送该电容子带信号的初始值，基于该预设电压信号VDD/2和电容子带信号的初始值产生一频率为A的输出信号，该输出信号传输给分频单元40；该数字算法单元50会向该四分频器402发送第一分频选择信号(例如其为低电平)，使得分频单元40输出该频率为A的输出信号对应的第一分频信号FB1，该第一分频信号FB1为该分频器401的输出信号，进而传输到鉴相单元10的第二输入端被数字算法单元50采集。该数字算法单元50根据分频信号的上升沿触发对第一分频信号FB1和鉴相单元10的第一输入端的第一频率信号FR的频率对比，当第一分频信号FB1的频率比第一频率信号FR的频率大时，则说明压控振荡单元30的输出信号的频率比目标频率大，进而则需要增大电容子带信号的值来减小压控振荡单元30的输出信号的频率，那么则采用二分法取大于初始值范围的中间值作为电容子带信号的更新值，进而发送给压控振荡单元30，使其输出更新值对应的频率的输出信号；该信号又通过分频单元40传回鉴相单元10的第二输入端进而进行采集比较，进而继续采用二分法查找，重复这样多次的二分法查找电容子带信号的更新值的操作，在次数查找完毕后，完成粗校准。

这里需要说明的是，由于举例中电容子带信号CBS为6比特二进制数，所以粗校准过程需要进行6次查找，假设实际电路FR＝16MHz，电容子带信号值每增加1，压控振荡单元30的频率大概减小2MHz；粗校准完成时鉴相单元10的实际特性决定了校准误差为16MHz，校准完成之后压控振荡器的频率且只会落在(F-FR，F)之间。也就是说粗校准结果只会比最佳值小，且最差的情况校准误差为8；结合电路的其它误差特性，假设将其修正为7，对应于3bit二进制数，因此，在粗校准过程结束后，将粗校准结果减去7后再进行3bit的精校准过程。

在精校准过程中，该数字算法单元50以3bit二进制数的中间值作为精校准查找初始值，在精校准查找初始值的基础上加上粗校准结果减去7的值作为精校准过程中电容子带信号的初始值向压控振荡单元30发送，该压控振荡单元30根据精校准的初始值产生一频率为B的第二输出信号，该第二输出信号传输给分频单元40，该数字算法单元同时会向四分频器402发送第二分频选择信号(例如低电平)，使得分频单元40输出该频率为B的输出信号对应的第二分频信号FB2，该第二分频信号FB2为分频器401输出信号的四分频输出，该第二分频信号FB2和鉴相单元10的第一输入端的FR信号被数字算法单元50采集，同时执行粗校准过程的比对操作，进而继续采用二分法取大于或小于精校准查找初始值范围的中间值作为精校准查找初始值的更新值，进而在此基础上加上粗校准结果减去7的值作为下一次的电容子带信号的值发送给压控振荡单元30，通过精校准的三次查找即可得到电容子带信号的最终值，该电容子带信号的最终值等于粗校准结果减去7加上精校准查找结果，完成校准过程。

在上述完成校准之后，该数字算法单元50可将第一路径选择信号(低电平)调整为第二路径选择信号(高电平)，使得二路选择单元20输出其第一输入端连接的鉴相单元10的输出信号，进而使得环路形成闭环。

在本实施例的可选实施方式中，如图3所示，鉴相单元10包括鉴频鉴相器101和电荷泵102，鉴频鉴相器101的第一输入端用于接收第一频率信号FR，鉴频鉴相器101的第二输入端与分频单元40的输出端连接，鉴频鉴相器101的两个输出端与电荷泵102的输入端连接，电荷泵102的输出端与二路选择单元20的第一输入端连接；鉴频鉴相器101，用于根据第一频率信号FR和第二频率信号FB输出相位差信号，该相位差信号表示第一频率信号FR和第二频率信号FB之间的相位差；电荷泵102，用于根据相位差信号输出误差信号。这里需要说明的是，该误差信号可以是将该相位差信号转化成表达该相位差信号的时间差的电流脉冲或电压脉冲，该二路选择单元20具体可为单刀双掷开关。

在本实施例的可选实施方式中，如图3所示，锁相环电路还包括一与非门60，与非门60的两个输入端分别与压控振荡单元30的输出端以及数字算法单元50连接，与非门60的输出端与分频单元连接；数字算法单元50还与鉴频鉴相器101的两个输出端连接，以采集鉴频鉴相器101输出的相位差信号并根据相位差信号生成开关信号，以向与非门60输出该开关信号SW。

在上述设计的实施方式中，该开关信号SW的产生逻辑为： 其中，DEC为鉴频鉴相器101的第一输出端输出的信号，INC为鉴频鉴相器101的第二输出端输出的信号，在校准过程完成以前，AR信号始终维持在低电平，SW信号在逻辑上只与DEC和INC信号的状态有关，只有在DEC为低并且INC为高时，SW才为高电平处于闭合；在校准完成之后，AR变为高电平，SW信号不再与DEC和INC有关，将持续保持高电平处于闭合状态。

在本实施例的可选实施方式中，如图3所示，该压控振荡单元30包括滤波器301和压控振荡器302，滤波器301的输入端与二路选择单元20连接，滤波器301的输出端与压控振荡器302的输入端连接，压控振荡器302的输出端与分频单元40连接。

上述设计的实施方式，通过滤波器301对进入压控振荡器302之前的电压进行滤波，使得进入压控振荡器的电压的噪声和干扰成分被滤除。

在上述设计的锁相环电路中，本方案通过复用采集鉴相单元的第一频率信号和分频信号来对压控振荡单元输出信号的频率与目标频率的频率高低进行判断，进而对电容子带信号进行校准实现对压控振荡单元的输出信号的频率进行校准，由于去掉了传统校准电路的两个计数器电路，因此，本方案简化了电路结构，降低了电路成本以及电路功耗；同时，本方案无需进行计数器进行繁琐的技术操作，而是直接复用采集鉴相单元的第一频率信号和反馈的分频信号来进行校准，使得校准速度也显著提高；并且基于二分法来对电容子带信号进行粗校准和精校准的准确查找，使得查找得到的电容子带信号更加准确，进而使得压控震荡器基于准确的电容子带信号输出的信号频率更加接近目标频率，使得校准精确度提高。

第二实施例

本申请提供一种校准方法，该校准方法用于对锁相环中的压控振荡器的输出频率进行校准，该方法应用于第一实施例的数字算法单元，如图4所示，该方法具体可包括如下步骤：

步骤S400：采集鉴相单元的第一输入端的第一频率信号和鉴相单元的第二输入端的分频信号。

步骤S410：根据第一频率信号和分频信号采用二分法查找当前校准对应的电容子带信号。

步骤S420：向压控振荡器发送当前校准对应的电容子带信号以对压控振荡器的输出信号的频率进行校准。

在步骤S400中，该分频信号通过压控振荡器根据预设电压信号和当前电容子带信号生成的输出信号分频后获得，鉴相单元的第一输入端的第一频率信号为目标频率与分频器分频比的商，鉴相单元的第二输入端的分频信号为压控振荡器输出信号的频率与分频比的商，因此，可通过比较第一频率信号和分频信号的频率即可得知，目标频率与压控振荡器的输出信号的频率的大小。

在步骤S410中，根据第一频率信号和分频信号采用二分法查找当前校准对应的电容子带信号的方式在第一实施例中已经描述，在这里不再赘述，但这里需要说明的是，本申请方法中的校准可包含两层含义，第一单独包含前述的粗校准方式，第二包含前述的粗校准和精校准结合的方式。

在步骤S420中，在得到当前校准对应的电容子带信号之后可将其向压控振荡器发送以根据校准后的电容子带信号对压控振荡器的输出信号的频率进行校准。

在上述设计的校准方法中，本方案通过复用采集鉴相单元的第一频率信号和分频信号来对压控振荡单元输出信号的频率与目标频率的频率高低进行判断，进而对电容子带信号进行校准实现对压控振荡单元的输出信号的频率进行校准，由于去掉了传统校准电路的两个计数器电路，因此，本方案简化了电路结构，降低了电路成本以及电路功耗；同时，本方案无需进行计数器进行繁琐的技术操作，而是直接复用采集鉴相单元的第一频率信号和反馈的分频信号来进行校准，使得校准速度也显著提高。

图5出示了本申请提供的校准装置的示意性结构框图，应理解，该装置与上述图4中执行的方法实施例对应，能够执行前述的方法涉及的步骤，该装置具体的功能可以参见上文中的描述，为避免重复，此处适当省略详细描述。该装置包括至少一个能以软件或固件(firmware)的形式存储于存储器中或固化在装置的操作系统(operating system，OS)中的软件功能模块。具体地，该装置包括：采集模块500，用于采集鉴相单元的第一输入端的第一频率信号和鉴相单元的第二输入端的分频信号，该分频信号通过压控振荡器根据预设电压信号和当前电容子带信号生成的输出信号分频后获得；查找模块510，用于根据第一频率信号和分频信号采用二分法查找当前校准对应的电容子带信号；发送模块520，用于向压控振荡器发送电容子带信号以对压控振荡器的输出信号的频率进行校准。

在上述设计的校准装置中，本方案通过复用采集鉴相单元的第一频率信号和分频信号来对压控振荡单元输出信号的频率与目标频率的频率高低进行判断，进而对电容子带信号进行校准实现对压控振荡单元的输出信号的频率进行校准，由于去掉了传统校准电路的两个计数器电路，因此，本方案简化了电路结构，降低了电路成本以及电路功耗；同时，本方案无需进行计数器进行繁琐的技术操作，而是直接复用采集鉴相单元的第一频率信号和反馈的分频信号来进行校准，使得校准速度也显著提高。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

需要说明的是，功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。