具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

首先，参见图1，图1是本申请实施例提供的一种无线回传一体化基站的示意图。如图1所示，可以看出，该无线回传一体化基站100包括片上系统101和射频集成装置102。其中，片上系统101包括主控和传输1011、基站处理芯片1012。一般来说，主控和传输1011可以包括基带处理单元(base band unite，BBU)、时钟分发、电源分发和空中接口等。基站处理芯片1012例如可以为专用集成电路(application-specific integrated circuit，ASIC)。可以看出，片上系统101可以支持主控、传输、第三代移动通信技术(the 3rdgenerationmobile communication technology，3G)、第四代移动通信技术(the 4th generationmobile communication technology，4G)、无线回传技术(Relay)的L1、L2、L3基带处理和数字中频处理等。其中，L1基带处理主要是关于物理层(port physical layer，PHY)的处理，L2基带处理主要是关于媒体接入控制(media access control，MAC)或无线链路控制(radio link control，RLC)的处理、L3基带处理主要是关于无线资源控制(radioresource control，RRC)。Relay一般也基于LTE制式实现。射频集成装置102可以包括射频集成芯片1021和收发机装置1022。其中，射频集成芯片1021可以集成射频集成电路(radiofrequency integrated circuit，RFIC)、射频本振、发送(transmit，TX)DAC、接收(receive，RX)ADC等。另外，射频集成芯片1021可以支持收发信机单元(transmissionreceiver unit，TRX)等。射频集成芯片1021主要采用零中频(zero intermediatefrequency，ZIF)架构，可以支持TX通道、RX通道以及反馈(faceback，FB)通道等。收发机装置1022可以包括Relay收发机射频链路1022a、LTE或UMTS收发机射频链路1022b、Relay天线和LTE天线。

进一步的，结合图1，参见图2，图2是图1中基站处理芯片1012对Relay数据、通用移动通信系统(universal mobile telecommunications system，UMTS)数据、LTE数据处理的示意图。其中，Relay数据可以包括Relay下行数据和Relay上行数据。可以理解的，Relay下行数据可以为利用Relay传输的下行数据，Relay上行数据可以为利用Relay传输的上行数据。UMTS数据可以包括UMTS下行数据和UMTS上行数据。可以理解的，UMTS下行数据可以为利用UMTS传输的下行数据，UMTS上行数据可以为利用UMTS传输的上行数据。LTE数据可以包括LTE下行数据和LTE上行数据。可以理解的，LTE下行数据可以为利用LTE传输的下行数据，LTE上行数据可以为利用LTE传输的上行数据。如图2所示，可以看出，基站处理芯片1012可以包括数字自动增益控制(digital automatic gain control，DAGC)、采样率转换器(sample rate converter，SRC)、数字控制振荡器(numerically controlled oscillator，NCO)、数字预失真(digital pre-distortion，DPD)、自动增益控制(analog auto gaincontrol，AAGC)、模数转换器(analog-to-digital converter，ADC)和数模转换器(digitalto analog converter，DAC)等。另外，针对Relay下行数据、UMTS下行数据和LTE下行数据，需要经过SRC、NCO、合路、削波、DPD、DAC等处理。针对Relay上行数据、UMTS上行数据和LTE上行数据，需要经过ADC、AAGC、分路、NCO、SRC等处理。其中，NCO相当于传统中频调制解调中的本振。削波可以对数据峰值进行平滑抑制处理，保护功放。DPD保证功放的线性，AAGC用于对ADC处理后的数据进行功率统计，根据动态范围的门限，计算衰减值通过模拟衰减器进行调整。

结合图1和图2，可以看出，目前，无线回传一体化基站多采用专用集成电路(application-specific integrated circuit，ASIC)片上系统(system-on-a-chip，SOC)芯片设计。通常来说，该芯片可以集成长期演进(long termrvolution，LTE)和无线回传(Relay)技术等处理功能，另外，Relay技术也是基于LTE制式实现的。可以看出，现有技术中，无线回传一体化基站的集成度高，通常只支持LTE制式，很难在一种无线通信制式的基础上实现另一种无线通信制式。因此，现有的无线回传一体化基站扩展性差，难以支持多种制式。

基于此，本申请实施例提出一种通信装置以解决上述问题，下面对本申请实施例进行详细介绍。

参见图3，图3是本申请实施例提供的一种通信装置的示意图。如图3所示，该通信装置300包括片上系统301、射频集成装置302和采样速率带宽调整装置303。其中，片上系统301包括主控和传输3011、基站处理芯片3012。关于主控和传输3011可以参考图1中的主控和传输1011，关于基站处理芯片3012可以参考图1中的基站处理芯片1012，关于片上系统301也可以参考图1中的片上系统101。射频集成装置302可以包括射频集成芯片3021和收发机装置3022。关于射频集成芯片3021可以参考图1中的射频集成芯片1021，关于收发机装置3022可以参考图1中的收发机装置1022。采样速率带宽调整装置303可以包括现场可编程门阵列(field-programmable gate array，FPGA)装置3031和GSM基带处理装置3032。可以理解的，该通信装置300可以为无线回传一体化基站。

进一步的，该基站处理芯片3012，用于向采样速率带宽调整装置303传输第一GSM下行数据。可以理解的，第一GSM下行数据可以为利用GSM传输的下行数据。即进一步的，第一GSM下行数据可以为主控数据，该主控数据可以包括业务数据、控制面信令数据和跳频管理数据，业务数据例如可以为语音数据。

需要说明的，基站处理芯片3012可以通过周边装置互连高速(peripheralcomponent interconnect express，PCIE)接口或串行千兆位媒质独立接口(serialgigabit media independent interface，SGMII)向采样速率带宽调整装置303传输第一GSM下行数据。

其中，若基站处理芯片3012通过PCIE接口向采样速率带宽调整装置303传输第一GSM下行数据，那么，第一GSM下行数据为包括主控数据的事务层报文(transaction layerpacket，TLP)。若基站处理芯片3012通过SGMII接口向采样速率带宽调整装置303传输第一GSM下行数据，那么，第一GSM下行数据为包括主控数据的网际互连协议(internetprotocol，IP)报文。

进一步的，该采样速率带宽调整装置303，用于向基站处理芯片3012发送第二GSM下行数据，该第二GSM下行数据是对第一GSM下行数据的采样速率和带宽进行调整后确定的。

需要说明的，采样速率带宽调整装置303可以通过类通用公共无线电接口(similar/simplecommon public radio interface，CPRI)向基站处理芯片3012发送第二GSM下行数据。

可选的，该第二GSM下行数据的采样速率和带宽可以满足LTE下行数据的采样速率和带宽，也可以满足UMTS下行数据的采样速率和带宽，还可以满足通过(new radio nodeB,gNB)传输的下行数据的采样速率和带宽，在此不做限制。

举例来说，第二GSM下行数据的采样速率为650兆位/秒(million bits persecond，Mbps)，第二GSM下行数据的带宽为5兆赫(mega hertz，MHz)。

可以看出，上述技术方案中，基站处理芯片向采样速率带宽调整装置传输GSM下行数据，实现让采样速率带宽调整装置对GSM下行数据的采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。同时，节省了硬件成本。

参见图4，图4是图3中通过基站处理芯片3012、采样速率带宽调整装置303对Relay数据、UMTS数据、LTE数据、GSM数据处理的示意图。可以理解的，关于基站处理芯片3012可以参考图2中的基站处理芯片1012。另外，针对Relay数据、UMTS数据、LTE数据，也可以参考图2中关于Relay数据、UMTS数据、LTE数据的内容。

结合图4，可以看出，针对第一GSM下行数据，需要先传输至采样速率带宽调整装置303中的FPGA装置3031，再传输至GSM基带处理装置3032，当GSM基带处理装置3032完成L1基带处理之后，再传输至FPGA装置3031，最后再返回至基站处理芯片3012。具体的，结合图4，可以理解的，第一GSM下行数据需要先按照图4中401a至404a的传输路径进行处理后，再经过SRC、NCO、合路、削波、DPD、DAC等处理。即，基站处理芯片3012需要先将第一GSM下行数据传输至FPGA装置3031中进行处理，得到第三GSM下行数据；FPGA装置3031再将第三GSM下行数据传输至GSM基带处理装置3032；GSM基带处理装置3032可以对第三GSM下行数据完成L1基带处理，得到第一基带IQ数据；GSM基带处理装置3032再将第一基带IQ数据传输至FPGA装置3031进行处理后，得到第二GSM下行数据；FPGA装置3031接着将第二GSM下行数据传输至基站处理芯片3012；基站处理芯片3012再对第二GSM下行数据进行SRC、NCO、合路、削波、DPD、DAC等处理。

具体的，向基站处理芯片3012发送第二GSM下行数据，FPGA装置3031，用于对第一GSM下行数据进行组帧，得到第三GSM下行数据，将第三GSM下行数据传输至GSM基带处理装置3032。GSM基带处理装置3032，用于对第三GSM下行数据进行L1基带处理，得到两路正交的第一基带IQ数据，将第一基带IQ数据传输至FPGA装置3031；FPGA装置3031，还用于向基站处理芯片传输第二GSM下行数据，以及将第二GSM下行数据传输至基站处理芯片3012。

其中，在拓展第一基带IQ数据的位宽时，一般对第一基带IQ数据的低位补零。在对第二基带IQ数据进行数字内插滤波时，可以采用6倍内插滤波。

可选的，在对第三基带IQ数据进行采样速率变换，得到第二基带IQ数据之前，FPGA装置3031，还用于在当前时隙的爬坡(RAMP)区域对第三基带IQ数据对应的功率进行处理，以实现在当前时隙的爬坡(RAMP)区域第三基带IQ数据对应的功率满足预设功率，并调整第三基带IQ数据对应的发射功率。

参见图5，图5是图3中通过FPGA装置3031对第一GSM下行数据处理的示意图。如图5所示，可以看出，FPGA装置3031可以包括带宽处理模块501、第一变速率模块502、爬坡增益模块503、发射功率增益模块504和第二变速率模块505。可以理解的，GSM基带处理装置3032可以将第一基带IQ数据传输至FPGA装置3031，该第一基带IQ数据的位宽可以为14，采样速率可以为1.0833Mbps。进一步的，带宽处理模块501可以拓展第一基带IQ数据的位宽，得到第二基带IQ数据，第二基带IQ数据的位宽可以为16，采样速率可以为1.0833Mbps。进一步的，第一变速率模块502可以对第二基带IQ数据进行数字内插滤波，得到第三基带IQ数据，第三基带IQ数据的位宽可以为16，采样速率可以为6.5Mbps。进一步的，爬坡增益模块503可以在当前时隙的爬坡(RAMP)区域对第三基带IQ数据对应的功率进行处理，以实现在当前时隙的爬坡(RAMP)区域第三基带IQ数据对应的功率满足预设功率。进一步的，发射功率增益模块504可以调整第三基带IQ数据对应的发射功率。进一步的，第二变速率模块505可以对第三基带IQ数据进行采样速率变换，得到第二GSM下行数据，第二GSM下行数据的位宽可以为16，采样速率可以为6.5Mbps。最后，FPGA装置3031可以将第二GSM下行数据传输至基站处理芯片3012。另外，爬坡增益模块503或发射功率增益模块504对第三基带IQ数据进行处理后，其位宽为16，采样速率为6.5Mbps。

具体的，向基站处理芯片3012传输第二GSM下行数据之前，FPGA装置3031，具体用于拓展第一基带IQ数据的位宽，得到第二基带IQ数据，第二基带IQ数据的位宽高于第一基带IQ数据的位宽；对第二基带IQ数据进行数字内插滤波，得到第三基带IQ数据，第三基带IQ数据的采样速率高于第二基带IQ数据的采样速率；对第三基带IQ数据进行采样速率变换，得到第二GSM下行数据。

可以看出，上述技术方案中，实现了对GSM下行数据的采样速率和带宽的调节，为后续让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，该装置还包括射频集成装置302，基站处理芯片3012，还用于对第二GSM下行数据进行中频变频处理，得到第四GSM下行数据；射频集成装置302，用于对第四GSM下行数据进行射频调制和放大处理，并发射放大处理后的第四GSM下行数据。其中，对第二GSM下行数据进行中频变频处理，即对第二GSM下行数据进行SRC、NCO、合路、削波、DPD、DAC等处理。

可以看出，上述技术方案中，实现了让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，并实现了将GSM上行数据发送至基站控制子系统。

结合图3，该基站处理芯片3012，用于向采样速率带宽调整装置303传输第一GSM上行数据。可以理解的，第一GSM上行数据可以为利用GSM传输的上行数据。第一GSM上行数据可以为一种基带IQ数据。

需要说明的，基站处理芯片3012可以通过PCIE向采样速率带宽调整装置303传输第一GSM上行数据。在基站处理芯片3012通过PCIE接口向采样速率带宽调整装置303传输第一GSM上行数据时，第一GSM上行数据为包括该中频IQ数据的TLP报文。

该采样速率带宽调整装置303，用于向基站处理芯片3012发送第二GSM上行数据，该第二GSM上行数据是对第一GSM上行数据的采样速率和带宽进行调整后确定的。

需要说明的，采样速率带宽调整装置303可以通过通用公共无线电接口(commonpublic radio interface，CPRI)向基站处理芯片3012发送第二GSM上行数据。

可以看出，上述技术方案中，基站处理芯片向采样速率带宽调整装置传输GSM上行数据，实现让采样速率带宽调整装置对GSM上行数据的采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，该第二GSM上行数据的采样速率和带宽可以满足LTE上行数据的采样速率和带宽，也可以满足UMTS上行数据的采样速率和带宽，还可以满足通过(new radio nodeB,gNB)传输的上行数据的采样速率和带宽，在此不做限制。

举例来说，第二GSM上行数据的采样速率为650千比特每秒(kilobit per second，kbps)，第二GSM上行数据的带宽为200千赫兹。

可以看出，上述技术方案中，基站处理芯片向采样速率带宽调整装置传输GSM上行数据，实现让采样速率带宽调整装置对GSM上行数据的采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。同时，节省了硬件成本。

结合图4，可以看出，针对第一GSM上行数据，需要先传输至采样速率带宽调整装置303中的FPGA装置3031，再传输至GSM基带处理装置3032，当GSM基带处理装置3032完成L1基带处理之后，再传输至FPGA装置3031，最后再返回至基站处理芯片3012。具体的，如图4所示，第一GSM上行数据先需要按照图4中401b至404b的传输路径进行处理后，再返回至基站处理芯片3012。即，第一GSM上行数据为基站处理芯片3012通过采样率转换器进行处理后的数据。进一步的，基站处理芯片3012可以先将第一GSM上行数据传输至FPGA装置3031进行处理，得到第三GSM上行数据；然后FPGA装置3031将第三GSM上行数据传输至GSM基带处理装置3032；GSM基带处理装置3032对第三GSM上行数据完成L1基带处理后，得到第五基带IQ数据，并将第五基带IQ数据传输至FPGA装置3031；FPGA装置3031对第五基带IQ数据进行解帧，得到第二GSM上行数据；最后将第二GSM上行数据返回至基站处理芯片3012。

具体的，向基站处理芯片3012发送第二GSM上行数据之前，其中，FPGA装置3031，用于向所述GSM基带处理装置3032传输第三GSM上行数据，第三GSM上行数据是对第二GSM上行数据的速率和带宽进行调整后确定的；GSM基带处理装置3032，用于对第三GSM上行数据进行L1基带处理，得到两路正交的第五基带IQ数据，将第五基带IQ数据传输至FPGA装置3031；FPGA装置3031，还用于对第五基带IQ数据进行解帧，得到第二GSM上行数据。

参见图6，图6是图3中通过FPGA装置3031对第二GSM下行数据处理的示意图。如图6所示，可以看出，FPGA装置3031可以包括变速率模块601、数据抽取模块602、增益模块603和位宽处理模块604。可以理解的，基站处理芯片3012可以将第二GSM下行数据传输至FPGA装置3031，该第二GSM下行数据的位宽为16，采样速率为7.68Mbps。进一步的，变速率模块601可以对第二GSM上行数据进行采样速率变换以及位宽拓展，得到第六基带IQ数据，第六基带IQ数据的位宽为20，采样速率为1.3Mbps。进一步的，数据抽取模块602可以对第六基带IQ数据进行数据抽取和滤波，得到第七基带IQ数据，第七基带IQ数据的位宽为20，采样速率为650kbps。进一步的，增益模块603可以对第七基带IQ数据进行归一化增益调节，得到第八基带IQ数据，第八基带IQ数据的位宽为20，采样速率为650kbps。进一步的，位宽处理模块604可以降低第八基带IQ数据的位宽以及调整第八基带IQ数据的功率，得到第三GSM上行数据，第三GSM上行数据的位宽为14，采样速率为650kbps。

具体的，向GSM基带处理装置3032传输第三GSM上行数据之前，FPGA装置3031，具体用于对第二GSM上行数据进行采样速率变换以及位宽拓展，得到第六基带IQ数据，第六基带IQ数据的位宽高于第二GSM上行数据的位宽，第六基带IQ数据的采样速率低于第二GSM上行数据的采样速率；对第六基带IQ数据进行数据抽取和滤波，得到第七基带IQ数据，第七基带IQ数据的采样速率低于第六基带IQ数据的采样速率；对第七基带IQ数据进行归一化增益调节，得到第八基带IQ数据；降低第八基带IQ数据的位宽以及调整第八基带IQ数据的功率，得到第三GSM上行数据，第三GSM上行数据的位宽低于第八基带IQ数据的位宽。

其中，在对第六基带IQ数据进行数据抽取时，FPGA装置3031可以采用2倍抽取。第八基带IQ数据的截位饱和。

可以看出，上述技术方案中，实现让采样速率带宽调整装置对GSM上行数据采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

本申请提供一种全球移动通信系统GSM数据的通信方法，该GSM数据的通信方法具体的实现过程可以参考图3中基站处理芯片、采样速率带宽调整装置的具体描述以及图4至图6的相关描述。进一步的，该方法应用于通信装置，通信装置包括基站处理芯片和采样速率带宽调整装置，其中，

基站处理芯片向采样速率带宽调整装置传输第一GSM下行数据或第一GSM上行数据；

采样速率带宽调整装置向基站处理芯片发送第二GSM下行数据或第二GSM上行数据，第二GSM下行数据是对第一GSM下行数据的采样速率和带宽进行调整后确定的，第二GSM上行数据是对第一GSM上行数据的采样速率和带宽进行调整后确定的。

可以看出，上述技术方案中，基站处理芯片向采样速率带宽调整装置传输GSM下行数据或GSM上行数据，实现让采样速率带宽调整装置对GSM下行数据或GSM上行数据的采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM下行数据或GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，第二GSM下行数据的采样速率和带宽满足长期演进LTE下行数据的采样速率和带宽，第二GSM上行数据的采样速率和带宽满足LTE上行数据的采样速率和带宽。

可以看出，上述技术方案中，通过让第二GSM下行数据的采样速率和带宽满足长期演进LTE下行数据的采样速率和带宽，或者让第二GSM上行数据的采样速率和带宽满足LTE上行数据的采样速率和带宽，实现让只支持LTE制式的基站处理芯片可以支持对GSM下行数据或GSM上行数据的处理，解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。同时，节省了硬件成本。

可选的，在一种可能的实施方式中，采样速率带宽调整装置包括现场可编程门阵列FPGA装置和全球移动通信系统GSM基带处理装置，向基站处理芯片发送第二GSM下行数据，该方法还包括：

FPGA装置对第一GSM下行数据进行组帧，得到第三GSM下行数据，将第三GSM下行数据传输至GSM基带处理装置；

GSM基带处理装置对第三GSM下行数据进行L1基带处理，得到两路正交的第一基带IQ数据，将第一基带IQ数据传输至FPGA装置；

FPGA装置向基站处理芯片传输第二GSM下行数据，第二GSM下行数据是对第一基带IQ数据的采样速率和带宽进行调整后确定的。

可以看出，上述技术方案中，实现让采样速率带宽调整装置对GSM下行数据采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，向基站处理芯片传输第二GSM下行数据之前，该方法还包括：

FPGA装置拓展第一基带IQ数据的位宽，得到第二基带IQ数据，第二基带IQ数据的位宽高于第一基带IQ数据的位宽；

所述FPGA装置对第二基带IQ数据进行数字内插滤波，得到第三基带IQ数据，第三基带IQ数据的采样速率高于第二基带IQ数据的采样速率；

FPGA装置对第三基带IQ数据进行采样速率变换，得到第二GSM下行数据。

可以看出，上述技术方案中，实现了对GSM下行数据的采样速率和带宽的调节，为后续让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，通信装置还包括射频集成装置，该方法还包括：

基站处理芯片对第二GSM下行数据进行中频变频处理，得到第四GSM下行数据；

射频集成装置对第四GSM下行数据进行射频调制和放大处理，并发射放大处理后的第四GSM下行数据。

可以看出，上述技术方案中，实现了让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，并实现了GSM下行数据的发射。

可选的，在一种可能的实施方式中，采样速率带宽调整装置包括现场可编程门阵列FPGA装置和全球移动通信系统GSM基带处理装置，向基站处理芯片发送第二GSM上行数据之前，该方法还包括：

FPGA装置向GSM基带处理装置传输第三GSM上行数据，第三GSM上行数据是对第二GSM上行数据的速率和带宽进行调整后确定的；

GSM基带处理装置对第三GSM上行数据进行L1基带处理，得到两路正交的第五基带IQ数据，将第五基带IQ数据传输至FPGA装置；

FPGA装置对第五基带IQ数据进行解帧，得到第二GSM上行数据。

可以看出，上述技术方案中，实现让采样速率带宽调整装置对GSM上行数据采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，向GSM基带处理装置传输第三GSM上行数据之前，该方法还包括：

FPGA装置对第二GSM上行数据进行采样速率变换以及位宽拓展，得到第六基带IQ数据，第六基带IQ数据的位宽高于第二GSM上行数据的位宽，第六基带IQ数据的采样速率低于第二GSM上行数据的采样速率；

FPGA装置对第六基带IQ数据进行数据抽取和滤波，得到第七基带IQ数据，第七基带IQ数据的采样速率低于第六基带IQ数据的采样速率；

FPGA装置对第七基带IQ数据进行归一化增益调节，得到第八基带IQ数据；

FPGA装置降低第八基带IQ数据的位宽以及调整第八基带IQ数据的功率，得到第三GSM上行数据，第三GSM上行数据的位宽低于第八基带IQ数据的位宽。

可以看出，上述技术方案中，实现了对GSM上行数据的采样速率和带宽的调节，为后续让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，通信装置还包括基带处理单元，该方法还包括：

基站处理芯片第二GSM上行数据传输至基带处理单元；

基带处理单元将第二GSM上行数据传输至基站控制子系统。

可以看出，上述技术方案中，实现了让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，并实现了将GSM上行数据发送至基站控制子系统。

本申请提供一种通信系统，该系统包括基站处理芯片和采样速率带宽调整装置，其中，

该基站处理芯片，用于向该采样速率带宽调整装置传输第一全球移动通信系统GSM下行数据或第一GSM上行数据；

该采样速率带宽调整装置，用于向该基站处理芯片发送第二GSM下行数据或第二GSM上行数据，该第二GSM下行数据是对该第一GSM下行数据的采样速率和带宽进行调整后确定的，该第二GSM上行数据是对该第一GSM上行数据的采样速率和带宽进行调整后确定的。

可以看出，上述技术方案中，基站处理芯片向采样速率带宽调整装置传输GSM下行数据或GSM上行数据，实现让采样速率带宽调整装置对GSM下行数据或GSM上行数据的采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM下行数据或GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，该第二GSM下行数据的采样速率和带宽满足长期演进LTE下行数据的采样速率和带宽，该第二GSM上行数据的采样速率和带宽满足LTE上行数据的采样速率和带宽。

可以看出，上述技术方案中，通过让第二GSM下行数据的采样速率和带宽满足长期演进LTE下行数据的采样速率和带宽，或者让第二GSM上行数据的采样速率和带宽满足LTE上行数据的采样速率和带宽，实现让只支持LTE制式的基站处理芯片可以支持对GSM下行数据或GSM上行数据的处理，解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。同时，节省了硬件成本。

可选的，在一种可能的实施方式中，该采样速率带宽调整装置包括现场可编程门阵列FPGA装置和全球移动通信系统GSM基带处理装置，该向该基站处理芯片发送第二GSM下行数据，其中，

该FPGA装置，用于对该第一GSM下行数据进行组帧，得到第三GSM下行数据，将该第三GSM下行数据传输至该GSM基带处理装置；

该GSM基带处理装置，用于对该第三GSM下行数据进行L1基带处理，得到两路正交的第一基带IQ数据，将该第一基带IQ数据传输至该FPGA装置；

该FPGA装置，还用于向该基站处理芯片传输第二GSM下行数据，该第二GSM下行数据是对该第一基带IQ数据的采样速率和带宽进行调整后确定的。

可以看出，上述技术方案中，实现让采样速率带宽调整装置对GSM下行数据采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，该向该基站处理芯片传输第二GSM下行数据之前，该FPGA装置，具体用于拓展该第一基带IQ数据的位宽，得到第二基带IQ数据，该第二基带IQ数据的位宽高于该第一基带IQ数据的位宽；对该第二基带IQ数据进行数字内插滤波，得到第三基带IQ数据，该第三基带IQ数据的采样速率高于该第二基带IQ数据的采样速率；对该第三基带IQ数据进行采样速率变换，得到该第二GSM下行数据。

可以看出，上述技术方案中，实现了对GSM下行数据的采样速率和带宽的调节，为后续让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，该系统还包括射频集成装置，

该基站处理芯片，还用于对该第二GSM下行数据进行中频变频处理，得到第四GSM下行数据；

该射频集成装置，用于对该第四GSM下行数据进行射频调制和放大处理，并发射放大处理后的第四GSM下行数据。

可以看出，上述技术方案中，实现了让只支持LTE制式的基站处理芯片可以支持对GSM下行数据的处理，并实现了GSM下行数据的发射。

可选的，在一种可能的实施方式中，该采样速率带宽调整装置包括现场可编程门阵列FPGA装置和全球移动通信系统GSM基带处理装置，向该基站处理芯片发送第二GSM上行数据之前，其中，

该FPGA装置，用于向该GSM基带处理装置传输第三GSM上行数据，该第三GSM上行数据是对该第二GSM上行数据的速率和带宽进行调整后确定的；

该GSM基带处理装置，用于对该第三GSM上行数据进行L1基带处理，得到两路正交的第五基带IQ数据，将该第五基带IQ数据传输至该FPGA装置；

该FPGA装置，还用于对该第五基带IQ数据进行解帧，得到该第二GSM上行数据。

可以看出，上述技术方案中，实现让采样速率带宽调整装置对GSM上行数据采样速率和带宽进行调节，从而让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，该向该GSM基带处理装置传输第三GSM上行数据之前，该FPGA装置，具体用于对该第二GSM上行数据进行采样速率变换以及位宽拓展，得到第六基带IQ数据，该第六基带IQ数据的位宽高于该第二GSM上行数据的位宽，该第六基带IQ数据的采样速率低于该第二GSM上行数据的采样速率；对该第六基带IQ数据进行数据抽取和滤波，得到第七基带IQ数据，该第七基带IQ数据的采样速率低于该第六基带IQ数据的采样速率；对该第七基带IQ数据进行归一化增益调节，得到第八基带IQ数据；降低该第八基带IQ数据的位宽以及调整该第八基带IQ数据的功率，得到该第三GSM上行数据，该第三GSM上行数据的位宽低于该第八基带IQ数据的位宽。

可以看出，上述技术方案中，实现了对GSM上行数据的采样速率和带宽的调节，为后续让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，也解决了现有的无线回传一体化基站只支持LTE制式、扩展性差、难以支持多种制式的问题。

可选的，在一种可能的实施方式中，该系统还包括基带处理单元，

该基站处理芯片，还用于该第二GSM上行数据传输至该基带处理单元；

该基带处理单元，用于将该第二GSM上行数据传输至基站控制子系统。

可以看出，上述技术方案中，实现了让只支持LTE制式的基站处理芯片可以支持对GSM上行数据的处理，并实现了将GSM上行数据发送至基站控制子系统。

本申请实施例还提供一种通信装置，该通信装置用于执行上述GSM数据的通信方法。上述通信中的部分或全部可以通过硬件来实现也可以通过软件来实现。

可选的，该通信装置在具体实现时可以是芯片或者集成电路。

可选的，当上述实施例的GSM数据的通信方法中的部分或全部通过软件来实现时，通信装置包括：至少一个处理器，用于执行程序，当程序被执行时，使得通信装置可以实现上述实施例提供的GSM数据的通信方法，该通信装置还可以包括存储器，用于存储必要的程序，这些涉及的程序可以在该通信装置出厂时即装载再存储器中，也可以在后期需要的时候再装载入存储器。

可选的，上述存储器可以是物理上独立的单元，也可以与处理器集成在一起。

可选的，当上述实施例的GSM数据的通信方法中的部分或全部通过软件实现时，通信装置也可以只包括至少一个处理器。用于存储程序的存储器位于通信装置之外，处理器通过电路/电线与存储器连接，用于读取并执行存储器中存储的程序。

每个处理器可以是中央处理器(central processing unit，CPU)，网络处理器(network processor，NP)或者CPU和NP的组合。

可选的，每个处理器可以包括硬件芯片。上述硬件芯片可以是专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmablelogic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complexprogrammable logic device，CPLD)，现场可编程逻辑门阵列(field-programmable gatearray，FPGA)，通用阵列逻辑(generic array logic,GAL)或其任意组合。

存储器可以包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)；存储器也可以包括非易失性存储器(non-volatilememory)，例如快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)；存储器还可以包括上述种类的存储器的组合。

以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。