阅读说明：本技术 一种Doherty射频功率放大器及其输出匹配网络结构 (Doherty radio frequency power amplifier and output matching network structure thereof ) 是由 林良 周亮 于 2019-12-10 设计创作，主要内容包括：本发明揭示了一种Doherty射频功率放大器及其输出匹配网络结构,所述输出匹配网络结构包括一电感和合路阻抗匹配网络,所述电感串接于放大器的主路晶体管的漏极与辅路晶体管的漏极之间,合路阻抗匹配网络并接于电感与辅路晶体管的漏极之间。本发明用很少的组件实现了原有方案输出匹配电路的功能,实现了宽带、高效率和小型化。(The invention discloses a Doherty radio-frequency power amplifier and an output matching network structure thereof, wherein the output matching network structure comprises an inductor and a combined impedance matching network, the inductor is connected between the drain electrode of a main circuit transistor and the drain electrode of an auxiliary circuit transistor of the amplifier in series, and the combined impedance matching network is connected between the inductor and the drain electrode of the auxiliary circuit transistor in parallel. The invention realizes the function of the output matching circuit of the original scheme by using few components, and realizes broadband, high efficiency and miniaturization.)

一种Doherty射频功率放大器及其输出匹配网络结构

技术领域

本发明属于Doherty射频功率放大器技术领域，具体涉及一种Doherty射频功率放大器及其输出匹配网络结构。

背景技术

在现有的Doherty功放中，在输出部分通常都会包含Zc，Zinv，Zp和Zcom等阻抗匹配网络。其中Zc和Zp分别为主路和辅路的输出匹配网络，Zinv为反相器，Zcom为合路阻抗匹配网络，如图1所示。

但是，上述方案中，Zc，Zp等阻抗匹配网络通常由于面积的限制很难做成宽带匹配网络，所以通常这种结构的Doherty功放带宽只有5％左右，如果要做宽带的设计往往需要用到很大的面积，这种情况对于集成的功率放大器芯片或者模块是很不利的。另外，在上述现有方案中，输出匹配电路用了4个部分，很多时候用了比较长的传输线，导致损耗较高，从而效率较低。

因此，针对上述技术问题，有必要提供一种宽带、高效率且小型化的Doherty射频功率放大器。

发明内容

有鉴于此，本发明的目的在于提供一种Doherty射频功率放大器及其输出匹配网络结构。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种Doherty射频功率放大器的输出匹配网络结构，所述Doherty射频功率放大器包括主路晶体管和辅路晶体管，所述输出匹配网络结构包括一电感和合路阻抗匹配网络，所述电感串接于主路晶体管的漏极与辅路晶体管的漏极之间，所述合路阻抗匹配网络并接于所述电感与辅路晶体管的漏极之间。

一实施例中，所述主路晶体管包括主路寄生电容，所述辅路晶体管包括辅路寄生电容，所述电感与所述主路寄生电容和主路寄生电容形成LC匹配网络。

一实施例中，所述电感为一条第一键合线，所述第一键合线的两端分别连接主路晶体管的漏极与辅路晶体管的漏极。

一实施例中，所述电感包括第二键合线、第三键合线和第一SMD电感，所述第二键合线的一端连接主路晶体管的漏极，另一端接所述第一SMD电感的一端，所述第一SMD电感的另一端接所述第三键合线的一端，所述第三键合线的另一端与辅路晶体管的漏极连接。

一实施例中，所述输出匹配网络结构还包括第二SMD电感和第一隔直电容，所述第二SMD电感的一端连接于所述第二键合线和第一SMD电感之间，另一端接所述第一隔直电容的一端，所述第一隔直电容的另一端接地。

一实施例中，所述输出匹配网络结构还包括负载，所述负载一端接合路阻抗匹配网络，另一端接地。

一实施例中，所述合路阻抗匹配网络包括并联的第三SMD电感和第二隔直电容，所述第二隔直电容的一端接于所述电感与辅路晶体管的漏极之间，另一端接所述负载；所述第三SMD电感的一端接于所述电感与辅路晶体管的漏极之间，另一端接地。

一实施例中，所述主路晶体管和辅路晶体管均位于一Doherty射频功率放大器芯片上。

一实施例中，所述Doherty射频功率放大器芯片与电感、合路阻抗匹配网络均封装于一载板上。

本发明还揭示了另外一种技术方案：一种Doherty射频功率放大器，所述Doherty射频功率放大器包括上述输出匹配网络结构。

本发明具有以下有益效果：

1、本发明采用放大器中原有MOSFET晶体管中的寄生电容Cc和Cp，再加上一个电感组成的匹配网络，实现现有方案中Zc，Zp和Zinv这3个部分电路的功能，相对于传统的方案，本发明所使用的部件更少，所需要的模块面积更小，成本也就更低。

2、在低功率和小型化的要求下，本发明可以很容易的实现Doherty射频功率的放大的全集成，包括50欧姆阻抗的输入和输出。

3、本方案中，用来谐振掉多余寄生电容的电感还可以用来拓宽Doherty的视频带宽，从而可以提高功率放大器DPD(Digital Pre-Distortion，数字预失真)校准时的带宽。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有Doherty射频功率放大器的结构示意图；

图2为本发明实施例1的结构示意图；

图3为本发明实施例2的结构示意图；

图4是本发明实施例3的结构示意图；

图5是本发明实施例4的结构示意图；

图6是本发明实施例5的结构示意图。

附图标记：

1、主路MOSFET晶体管，2、辅路MOSFET晶体管，3、第一键合线，31、第二键合线，32、第三键合线，33、第一SMD电感，4、合路阻抗匹配网络，41、第二隔直电容，42、第三SMD电感，5、负载，6、第二SMD电感，7、第一隔直电容，8、Doherty射频功率放大器芯片，L、电感，Cc/Cp、寄生电容。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

本发明所揭示的一种Doherty射频功率放大器及其输出匹配网络结构，用很少的组件实现了原有方案输出匹配电路的功能，同时实现了宽带，高效率和小型化。

实施例1

如图2所示，本发明实施例1所揭示的一种Doherty射频功率放大器，包括主路MOSFET晶体管1、辅路MOSFET晶体管2、一电感L和合路阻抗匹配网络(图2中未示)，该电感L串接于主路MOSFET晶体管1的漏极与辅路MOSFET晶体管2的漏极之间，其与主路MOSFET晶体管1的寄生电容Cc和辅路MOSFET晶体管2的寄生电容Cp组成C-L-C的匹配网络，该匹配网络能完成图1所示的现有方案中Zc，Zp和Zinv这3个部分电路的功能。

其中，寄生电容Cc为主路MOSFET晶体管1的Cds，寄生电容Cp是辅路MOSFET晶体管2的Cds。

且，这里的电感L在不同的功率的Doherty功率放大器里的值不同。

另外，电感L与辅路MOSFET晶体管2的漏极之间并接出一合路阻抗匹配网络输出，用于将合路阻抗转换成阻抗负载；合路阻抗匹配网络的另一端还接一负载(图2中未示)，负载的另一端接地。

实施例2

如图3所示，本发明实施例2所揭示的一种Doherty射频功率放大器，包括主路MOSFET晶体管1、辅路MOSFET晶体管2、第一键合线3、合路阻抗匹配网络4和负载5，与实施例1不同的是，在需要比较小的电感量的时候，实施例1中的电感L可以用一条键合线来实现。第一键合线3的两端分别连接主路MOSFET晶体管1的漏极与辅路MOSFET晶体管2的漏极。

实施例3

如图4所示，本发明实施例3所揭示的一种Doherty射频功率放大器，包括主路MOSFET晶体管1、辅路MOSFET晶体管2、第二键合线31、第三键合线32、第一SMD电感33、合路阻抗匹配网络4和负载5，该实施例是实现电感L的另一种方式，与实施例1不同的是，在需要比较大的电感量的时候，实施例1中的电感L可以用这里的第二键合线31、第三键合线32和第一SMD电感33来实现。

其中，第二键合线31的一端连接主路MOSFET晶体管1的漏极，另一端接第一SMD电感33的一端，第一SMD电感33的另一端接第三键合线32的一端，第三键合线32的另一端与辅路MOSFET晶体管2的漏极连接。

实施例4

如图5所示，本发明实施例4所揭示的一种Doherty射频功率放大器，包括主路MOSFET晶体管1、辅路MOSFET晶体管2、第二键合线31、第三键合线32、第一SMD电感33、第二SMD电感6、第一隔直电容7、合路阻抗匹配网络4和负载5，该实施例在实施例3的基础上，增加了第二SMD电感6和与第二SMD电感6配合使用的第一隔直电容7，第二SMD电感6是使得实施例4的电路能在更高的频率上使用。

其中，第二SMD电感6的一端连接于第二键合线32和第一SMD电感33之间，另一端接第一隔直电容7的一端，第一隔直电容7的另一端接地。

实施例5

如图6所示，本发明实施例5所揭示的一种Doherty射频功率放大器，包括主路MOSFET晶体管1、辅路MOSFET晶体管2、第二键合线31、第三键合线32、第一SMD电感33、第二SMD电感6、第一隔直电容7、合路阻抗匹配网络4和负载5，该实施例中，合路阻抗匹配网络4用并联的第三SMD电感42和第二隔直电容41实现。

其中，第二隔直电容41的一端接于第一SMD电感33与辅路晶体管的漏极之间，另一端接负载5；第三SMD电感42的一端接于第一SMD电感33与辅路MOSFET晶体管2的漏极之间，另一端接地。

当然，在上述实施例1～4中，合路阻抗匹配网络4也可以用采用实施例5中的结构来实现。

另外，优选地，主路MOSFET晶体管1和辅路MOSFET晶体管2均位于一Doherty射频功率放大器芯片8上。且Doherty射频功率放大器芯片8和该实施例中除负载外的所有的结构(包括第一SMD电感33、第二SMD电感6、第一隔直电容7、第二隔直电容41和第三SMD电感42)均封装于一载板(图未示)上面。

由以上技术方案可以看出，本发明具有以下优点：用很少的组件实现了原有方案输出匹配电路的功能，同时实现了宽带，高效率和小型化。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。