阅读说明：本技术 一种零中频的收发组件模数转换器去直流方法 (Zero-intermediate-frequency transceiving component analog-to-digital converter DC-removing method ) 是由 杜赢 张志军 谭尊林 于 2019-11-07 设计创作，主要内容包括：本发明公开了一种零中频的收发组件模数转换器去直流方法，包括以下步骤：S1.设TR为收发切换控制信号，TR=1时表示切换到发射状态；TR=0时表示切换到接收状态；AM为发射电源开关控制信号，AM=1时打开发射电源开关，AM=0时关闭发射电源开关；S2.先令TR=1,切换到发射状态，再令控制信号AM=1,打开发射电源开关,开始进行信号发射；S3.发射结束后进入延时状态，令AM=0关闭发射电源开关，在这段时间内，由模数转换器采样N个点的信号，并计算平均值；S4.延时状态结束后，令TR=0,并保持AM=0，进入接收状态，利用模数转换器输出的采样信号减去计算得到的平均值，得到去除了直流的基带信号。本发明无需计算选取不同的电阻值和电容值，也不需要进行参数调节，整个去直流过程简单方便。(The invention discloses a DC removing method for a zero intermediate frequency transceiving component analog-to-digital converter, which comprises the following steps: s1, setting TR as a receiving and transmitting switching control signal, and when TR =1, indicating that the receiving and transmitting state is switched; TR =0 indicates switching to the reception state; AM is a control signal of a transmitting power switch, the transmitting power switch is opened when AM =1, and the transmitting power switch is closed when AM = 0; s2, firstly, TR =1 is made, the state is switched to a transmitting state, then, a control signal AM =1 is made, a transmitting power switch is turned on, and signal transmission is started; s3, after the transmission is finished, a time delay state is entered, the AM =0 is made to close a transmission power switch, and in the period, the analog-to-digital converter samples signals of N points and calculates an average value; and S4, after the time delay state is finished, enabling TR =0, keeping AM =0, entering a receiving state, and subtracting the average value obtained by calculation from the sampling signal output by the analog-to-digital converter to obtain the baseband signal without direct current. The invention does not need to calculate and select different resistance values and capacitance values, does not need to adjust parameters, and has simple and convenient whole direct current removing process.)

一种零中频的收发组件模数转换器去直流方法

技术领域

本发明涉及通信领域，特别是涉及一种零中频的收发组件模数转换器去直流方法。

背景技术

零中频方案的接收机与中频方案的接收机相比，具有以下几方面的特点：1、降低成本—中频方案的接收机需要中频滤波器，零中频方案则可以直接将射频信号下变频到基带I、Q信号，省去了中频滤波器的成本。2、体积小。3、重量轻。特别是军品，对重量和体积都有严格的要求。但是，零中频方案会不可避免地引入直流，该直流在进入模数转换器之前就已产生，模数转换器并不会消除这部分直流信号，直流信号会影响波束合成并最终影响到译码灵敏度，因此必须消去这部分直流。

目前消除模数转换器带来的直流的方法大致有两种：第一种是通过模拟电路（R-C）实现的，这种方式需要计算并选取不同的电阻值和电容值，过程较繁琐。另一种是数字化（DSP或者FPGA）的解决方案，使用IP核，例化类似于R-C模拟电路的DSP（IP核）实现的。该方法的缺点是需要仔细调节相应的参数K。并且对高速信号的处理效率不高。

发明内容

本发明的目的在于克服现有技术的不足，提供一种零中频的收发组件模数转换器去直流方法。

本发明的目的是通过以下技术方案来实现的：一种零中频的收发组件模数转换器去直流方法，包括以下步骤：

S1.设收发组件的收发功能由控制信号TR和AM控制：

TR为收发切换控制信号，TR=1时表示切换到发射状态；TR=0时表示切换到接收状态；

AM为发射电源开关控制信号，AM=1时打开发射电源开关，AM=0时关闭发射电源开关；

S2.在进行信号发射之前，先令TR=1,切换到发射状态，再令控制信号AM=1,打开发射电源开关,开始进行信号发射；

S3.在发射结束后进入延时状态，令AM=0关闭发射电源开关，并保持TR=1一段时间，在这段时间内，由模数转换器采样N个点的信号，并计算平均值；

S4.在延时状态结束后，令TR=0,并保持AM=0，进入接收状态，利用模数转换器输出的采样信号减去计算得到的平均值，得到去除了直流的基带信号。

本发明的有益效果是：本发明只需要在模数转换器（ADC）后增加一个FPGA芯片，在TR=1且AM=0的时间内，进行待消除信号平均值的获取，并在下一个周期中利用实时的采集信号减去待消除信号的平均值，得到去除了直流的基带信号；无需计算选取不同的电阻值和电容值，也不需要进行参数调节，整个去直流过程简单方便。

附图说明

图1为本发明的方法流程图；

图2为本发明对的ADC输出信号进行处理的原理示意图；

图3为本发明的实施例示意图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图1所示，一种零中频的收发组件模数转换器去直流方法，其特征在于：包括以下步骤：

S1.设收发组件的收发功能由控制信号TR和AM控制：

TR为收发切换控制信号，TR=1时表示切换到发射状态；TR=0时表示切换到接收状态；

AM为发射电源开关控制信号，AM=1时打开发射电源开关，AM=0时关闭发射电源开关；

S2.在进行信号发射之前，先令TR=1,切换到发射状态，再令控制信号AM=1,打开发射电源开关,开始进行信号发射；

S3.在发射结束后进入延时状态，令AM=0关闭发射电源开关，并保持TR=1一段时间，在这段时间内，由模数转换器采样N个点的信号，并计算平均值；

在本申请的实施例中，如果发射电源处于打开状态（AM=1) 并且切换到到了接收状态（TR=0），这种情况下，发射信号就会在发射通道中徘徊，最终会烧毁器件，所以必须避免这种情况；因此，在接收状态下（TR=0），必须提前一段时间（在本申请的实施例中为1 us）关闭发射电源开关（AM=0）。

接收状态下，从ADC转换出来的数据本身就已经带有直流偏置信号，因此不能在此时间段内（TR=0且AM=0）获取去直流依据；否则会将信号本身处理变形，影响后续的波束合成和译码等功能，这也是必须要避免的。

因此，我们选择在发射电源开关已经关闭（AM=0）且收/发状态为发射（TR=1）这段时间内（实施例中的这段时间长度为 1 us）获取去直流依据（具体是利用AM的下降沿，也就是AM=0,TR=1时作为控制信号），一方面，此时仍然为发射状态，不会对接收的信号本身有影响；另一方面，此时发射电源已经关闭，对发射信号也不会产生影响（发射的信号是在发射电源打开期间（AM=1）送出去的，具体地：

S4.在延时状态结束后，令TR=0,并保持AM=0，进入接收状态，利用模数转换器输出的采样信号减去计算得到的平均值，得到去除了直流的基带信号。

如图2所示，在本申请的实施例中，采用FPGA对模数转换器（ADC）输出的信号进行处理，完成接收状态下对模数转换器输出信号的去直流设计，具体地：

所述步骤S3包括：S301.在TR=1且AM=0的时间内，由模数转换器采样N个点的信号,传输给FPGA芯片；

S302.芯片计算N个点的信号平均值，并进行保存，作为去直流的依据；

所述步骤S4包括：S401.在TR=0且AR=0的时间内，模数转换器将实时采集到的信号传输给FPGA芯片；

S402.FPGA芯片将实时的采样信号减去计算得到的平均值，并对外输出，由此得到去除了直流的基带信号。

如图3所示，在本申请的实施例中，将FPGA设置于收发组件中ADC的输出端，对模数转换器（ADC）输出的信号进行处理，完成去直流，并将得到的信号输出给基带信号处理设备，在该实施例中TR和AM信号由基带处理设备或者外部设备产生；TR信号用于控制收发切换开关，TR=0时，收发切换开关切换到接收通道，连接接收通道与收发天线；TR=1时，收发切换开关切换到发射通道，连接发射通道与收发天线；整个实施例中，通过外置电源进行供电，除发射通道和DAC外，其他部分只要启动收发组件后，均一直进行供电；而外置电源对发射通道和DAC的供电需经过发射电源开关，发射电源开关的通断由AM信号进行控制；AM=1时打开发射电源开关，AM=0时关闭发射电源开关；该实施例中，基带信号处理设备或外部设备产生的TR、AM信号需要同时传输给FPGA，以便于按照步骤S301~S302、S401~S402实现去直流处理。

在本申请的实施例中，从ADC转换出来的带符号的数据（信号叠加在直流之上），FPGA在AM的下降沿到来之后，启动运算程序。假设信号速率为80 MHz，AM的下降沿到TR的下降沿信号之间的间隔（AM=0,TR=1的持续时间）为1 us。理论上可以采样800个点。但是运算模块的累加部分、除法部分和减法部分都需要在这段时间内完成，因此实际采样点会远远小于800。程序中，检测到AM的下降沿时，将ADC输出的数据进行累加并依次计数，当计数器达到一定点数时（也就是预设的点数N），停止累加。将将累加和做平均算法，得到所有样本数据的平均值。最后，在接收状态下（TR=0,AM=0）将ADC的输出数据与得到的平均值相减，就得到消去直流的信号。

本发明只需要在模数转换器（ADC）后增加一个FPGA芯片，在TR=1且AM=0的时间内，进行待消除信号平均值的获取，并在下一个周期中利用实时的采集信号减去待消除信号的平均值，得到去除了直流的基带信号；无需计算选取不同的电阻值和电容值，也不需要进行参数调节，整个去直流过程简单方便。

以上所述是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应该看作是对其他实施例的排除，而可用于其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。