阅读说明：本技术 一种反相器 (Phase inverter ) 是由 吴为敬 陈俊伟 林奕圳 邹培安 徐苗 王磊 彭俊彪 于 2019-10-21 设计创作，主要内容包括：本发明公开了一种反相器,包括反相模块及反馈模块,所述反相模块与高电平信号端、输入信号端、低电平信号端、输出信号端以及反馈节点相连；所述反馈模块与高电平信号端、输出信号端及反馈节点相连；本发明用于改善反相器的静态特性,增强电路稳定性。(The invention discloses a phase inverter, which comprises an inverting module and a feedback module, wherein the inverting module is connected with a high-level signal end, an input signal end, a low-level signal end, an output signal end and a feedback node; the feedback module is connected with the high-level signal end, the output signal end and the feedback node; the invention is used for improving the static characteristic of the inverter and enhancing the circuit stability.)

一种反相器

技术领域

本发明涉及薄膜晶体管集成电路领域，具体涉及一种反相器。

背景技术

反相器是数字集成电路的基础单位。当输入信号为高时，输出信号为低；当输入信号为低时，输出信号为高。传统的CMOS反相器是由一个P型晶体管和一个N型晶体管组成。随着薄膜晶体管技术的发展，特别是氧化物半导体薄膜晶体管的发展，利用单极性的晶体管直接集成数字电路是科学界和产业界发展的重要研究方向。

氧化物半导体晶体管具有较高的载流子迁移率，与非晶硅工艺兼容度高，制备成本低廉，具有很好的均匀性和很高的电流开关比等等优点，具有很好的发展潜力。但是，由于氧化物薄膜晶体管只有N型能够稳定工作，传统的反相器电路结构应用到氧化物薄膜晶体管中的噪声容限太差，不利于电路的稳定和逻辑数据的分辨。

发明内容

为了克服现有技术存在的缺点与不足，本发明提供一种反相器，用于改善反相器的静态特性，增强电路稳定性。

本发明采用如下技术方案：

一种反相器，包括反相模块及反馈模块，所述反相模块与高电平信号端、输入信号端、低电平信号端、输出信号端以及反馈节点相连；所述反馈模块与高电平信号端、输出信号端及反馈节点相连；

所述反相模块包括第一晶体管、第二晶体管及第三晶体管，其中第一晶体管的栅极及漏极与高电平信号端连接，第一晶体管的源极及第二晶体管的漏极与输出信号端相连，第二晶体管的栅极及第三晶体管的栅极与输入信号端连接，第二晶体管的源极与第三晶体管的漏极与反馈节点连接，第三晶体管的源极与低电平信号端连接；

所述反馈模块包括第六晶体管，所述第六晶体管的漏极与高电平信号端相连，第六晶体管的栅极与输出信号端相连，第六晶体管的源极与反馈节点F相连。

所述第一晶体管、第二晶体管及第三晶体管均为N型晶体管。

一种反相器，包括反相模块及反馈模块，所述反相模块与高电平信号端、输入信号端、低电平信号端、输出信号端以及反馈节点相连；所述反馈模块与高电平信号端、输出信号端及反馈节点相连；

所述反相模块包括有第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一电容，其中第一晶体管的漏极、第一晶体管的栅极、第二晶体管的漏极与高电平信号端相连，第一晶体管的源极、第二晶体管的栅极与第一电容的一端相连，第二晶体管的源极、第一电容的另一端及第三晶体管的漏极与输出信号端相连，第三晶体管的栅极及第四晶体管的栅极与输入信号端相连，第三晶体管的源极及第四晶体管的漏极与反馈节点相连，第四晶体管的源极与低电平信号端相连；

所述反馈模块包括第六晶体管，所述第六晶体管的漏极与高电平信号端相连，第六晶体管的栅极与输出信号端相连，第六晶体管的源极与反馈节点F相连。

所述第一晶体管、第二晶体管、第三晶体管及第四晶体管均为N型晶体管。

一种反相器，包括反相模块及反馈模块，所述反相模块与高电平信号端、输入信号端、低电平信号端、输出信号端以及反馈节点相连；所述反馈模块与高电平信号端、输出信号端及反馈节点相连；

所述反相模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容，其中第一晶体管的漏极、第一晶体管的栅极、第二晶体管的漏极与高电平信号端相连，第一晶体管的源极、第二晶体管的栅极、第三晶体管的漏极与第一电容的一端相连，第二晶体管的源极、第一电容的另一端及第四晶体管的漏极与输出信号端相连，第三晶体管的栅极、第四晶体管的栅极及第五晶体管的栅极与输入信号端相连，第四晶体管的源极、第五晶体管的漏极与反馈节点相连，第三晶体管的源极及第五晶体管的源极与低电平信号端相连；

所述反馈模块包括第六晶体管，所述第六晶体管的漏极与高电平信号端相连，第六晶体管的栅极与输出信号端相连，第六晶体管的源极与反馈节点相连。

所述第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管均为N型晶体管。

本发明的有益效果：

(1)通过加入输出控制的薄膜晶体管改善反相器的DC特性，提高反相器的噪声容限，增强逻辑数据的鲁棒性；

(2)该反相器在工艺要求方面优于耗尽型负载反相器和互补型反相器，仅需要N型晶体管便可工作，且对比于传统纯N型反相器，其瞬态特性相差不大。

附图说明

图1A是现有技术采用互补结构的反相器示意结构图；

图1B是现有技术传统纯N型结构反相器示意结构图；

图1C是现有技术传统纯N型结构反相器示意结构图；

图1D是现有技术传统纯N型结构反相器示意结构图；

图2是互补结构反相器及纯N型结构反相器的电压传输特性曲线示意图；

图3是本发明的结构示意图；

图4是本发明实施例1的一种反相器结构示意图；

图5是本发明实施例1的电压传输特性曲线；

图6是本发明实施例2的一种反相器结构示意图；

图7是本发明实施例2的电压传输特性曲线；

图8是本发明实施例3的一种反相器结构示意图；

图9是本发明实施例3的电压传输特性曲线；

具体实施方式

下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例1

图1A显示的是采用互补结构的反相器电路原理图，该结构常见于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺或者低温多晶硅(LowTemperature Poly Silicon Thin Film Transistor，LTPS TFT)工艺中，因为上述工艺可以制造实用的P型晶体管和N型晶体管，但是对于广泛使用的非晶硅(Amorphous Silicon，A-Si)TFT以及新兴的金属氧化物(Metal Oxide，MO)TFT工艺而言，目前并不能制备性能合格的P型晶体管，此外包括LTPS TFT在内的TFT工艺中，一般采用单一类型管子构成电路会更具成本优势。因此对于TFT电路而言，仅使用N型晶体管来设计反相器是主流做法(P型晶体管电路可以是N型晶体管电路的镜像，两者在单纯电路设计层面并无明显区别)，我们可以称之为纯N型结构反相器。

图1B、图1C以及图1D分别展示了三种常见纯N型结构反相器示意结构图，这三种反相器各具优点，可以应用于不同电路场合，但是相较于图1A所示互补结构反相器而言，其静态特性较差，具体表现为电压传输特性曲线，如图2所示，上述三种纯N型结构反相器整体呈现为斜线，而互补结构反相器的电压传输特性曲线为阶梯状，噪声容限大，过渡区极窄，需要注意的是三种纯N型结构反相器的电压传输特性曲线可以通过更改其晶体管尺寸来进行调整，例如可以更改反相器输出电压的摆幅范围，但是整体形状并不会有明显改变，这就意味着三种纯N型结构反相器对于数字逻辑分辨的能力较差，因为其过渡区宽度大，且几乎不存在低噪声容限，因此提出一种纯N型结构反相器，使其电压传输特性曲线比较贴近互补结构反相器的反相器电路是十分有必要的。

如图3所示，一种反相器包括反相模块10和反馈模块11；

所述反相模块10与高电平信号端VH、输入信号端VIN、低电平信号端VL、输出信号端VOUT以及反馈节点F相连。

所述反馈模块11与高电平信号端VH、输出信号端VOUT以及反馈节点F相连。

如图4所示，反相模块10包括有第一晶体管T1、第二晶体管T2以及第三晶体管T3，其中第一晶体管T1的栅极、漏极与高电平信号端VH相连，第一晶体管T1的源极、第二晶体管T2的漏极与输出信号端VOUT相连，第二晶体管T2的栅极、第三晶体管T3的栅极与输入信号端VIN相连，第二晶体管T2的源极、第三晶体管T3的漏极与反馈节点F相连，第三晶体管T3的源极与低电平信号端VL相连；

反馈模块11包括有第六晶体管T6，其中第六晶体管T6的漏极与高电平信号端VH相连，第六晶体管T6的栅极与输出信号端VOUT相连，第六晶体管T6的源极与反馈节点F相连。

在图4中，当输入信号端口VIN逐渐从低电平转变为高电平时，此时输出信号端口VOUT为高电平，则第六晶体管打开，反馈节点F通过第六晶体管T6连接至高电平信号端VH，故反馈节点F为高电平，第二晶体管T2彻底关断，输出信号端口VOUT在输入信号端口VIN变化的一定范围能够始终保持在高电平，只有当输入信号端口VIN输入电压足够大时，将第二晶体管T2打开，输出信号端口VOUT的高电平才会开始下降，如此便可有效调整反相器的电压传输特性曲线，改善其静态特性。图5为图4所示反相器的电压传输特性曲线，其形状为阶梯状，高低容限明显，过渡区宽度缩窄，该反相器的静态特性好。

实施例2

如图6所示，一种反相器包括反相模块10和反馈模块11；

所述反相模块10与高电平信号端VH、输入信号端VIN、低电平信号端VL、输出信号端VOUT以及反馈节点F相连。

所述反馈模块11与高电平信号端VH、输出信号端VOUT以及反馈节点F相连。

反相模块10包括有第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第一电容C1，其中第一晶体管T1的漏极、第一晶体管T1的栅极、第二晶体管T2的漏极与高电平信号端VH相连，第一晶体管T1的源极、第二晶体管T2的栅极与第一电容C1的一端相连，第二晶体管T2的源极、第一电容C1的另一端、第三晶体管T3的漏极与输出信号端VOUT相连，第三晶体管T3的栅极、第四晶体管T4的栅极与输入信号端VIN相连，第三晶体管T3的源极、第四晶体管T4的漏极与反馈节点F相连，第四晶体管T4的源极与低电平信号端VL相连；

反馈模块11包括有第六晶体管T6，其中第六晶体管T6的漏极与高电平信号端VH相连，第六晶体管T6的栅极与输出信号端VOUT相连，第六晶体管T6的源极与反馈节点F相连。

在图6中，当输入信号端口VIN逐渐从低电平转变为高电平时，此时输出信号端口VOUT为高电平，则第六晶体管打开，反馈节点F通过第六晶体管T6连接至高电平信号端VH，故反馈节点F为高电平，第三晶体管T3彻底关断，输出信号端口VOUT在输入信号端口VIN变化的一定范围能够始终保持在高电平，只有当输入信号端口VIN输入电压足够大时，将第三晶体管T3打开，输出信号端口VOUT的高电平才会开始下降，如此便可有效调整反相器的电压传输特性曲线，改善其静态特性。图7为图6所示反相器的电压传输特性曲线，其形状为阶梯状，高低容限明显，过渡区宽度缩窄，该反相器的静态特性好。

实施例3

一种反相器包括反相模块10和反馈模块11；

所述反相模块10与高电平信号端VH、输入信号端VIN、低电平信号端VL、输出信号端VOUT以及反馈节点F相连。

所述反馈模块11与高电平信号端VH、输出信号端VOUT以及反馈节点F相连。

如图8所示，反相器的反相模块10包括有第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第一电容C1，其中第一晶体管T1的漏极、第一晶体管T1的栅极、第二晶体管T2的漏极与高电平信号端VH相连，第一晶体管T1的源极、第二晶体管T2的栅极、第三晶体管T3的漏极与第一电容C1的一端相连，第二晶体管T2的源极、第一电容C1的另一端、第四晶体管T4的漏极与输出信号端VOUT相连，第三晶体管T3的栅极、第四晶体管T4的栅极、第五晶体管T5的栅极与输入信号端VIN相连，第四晶体管T4的源极、第五晶体管T5的漏极与反馈节点F相连，第三晶体管T3的源极、第五晶体管T5的源极与低电平信号端VL相连。

反馈模块11包括有第六晶体管T6，其中第六晶体管T6的漏极与高电平信号端VH相连，第六晶体管T6的栅极与输出信号端VOUT相连，第六晶体管T6的源极与反馈节点F相连。

上述实施例中，输入信号端VIN为输入到反相器的信号，可以为脉冲、固定电平等多种信号形式，高电平信号端VH、低电平信号端VL皆为固定电平，反馈模块11以反相器输出信号端VOUT的信号作为反馈输入，通过连接到高电平信号端VH，调整反馈节点F的电平，以此来改善反相器的静态特性，即调整其电压传输特性曲线。

上述反相器电路不仅可以均采用N型晶体管，也可以均采用P型晶体管，只是信号端口需要依据P型晶体管的特性进行相应镜像调整，这也是本领域技术人员依据本发明的实施例可以做出的合理变通方案，因此也应为本发明的保护范围，考虑工艺成本的问题，在制备包含上述反相器的晶体管电路时，采用同一类型晶体管有利于简化工艺，降低生产成本。

在图8中，当输入信号端口VIN逐渐从低电平转变为高电平时，此时输出信号端口VOUT为高电平，则第六晶体管T6打开，反馈节点F通过第六晶体管T6连接至高电平信号端VH，故反馈节点F为高电平，第四晶体管T4彻底关断，输出信号端口VOUT在输入信号端口VIN变化的一定范围能够始终保持在高电平，只有当输入信号端口VIN输入电压足够大时，将第四晶体管T4打开，输出信号端口VOUT的高电平才会开始下降，如此便可有效调整反相器的电压传输特性曲线，改善其静态特性，图9为图8所示反相器的电压传输特性曲线，其形状为阶梯状，高低容限明显，过渡区宽度缩窄，该反相器的静态特性好。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。