阅读说明：本技术 一种滤波电路及提高滤波电路性能的方法和信号处理设备 (Filter circuit, method for improving performance of filter circuit and signal processing equipment ) 是由 庞慰 蔡华林 于 2019-10-11 设计创作，主要内容包括：本申请提供一种滤波电路及提高滤波电路性能的方法和信号处理设备。其中,所述滤波电路包括：多个谐振器,所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器,并且所述电路的输入端连接有第一电感,所述电路的输出端连接有第二电感,所述电路的接地端连接有第三电感；上述第二数量的并联谐振器中包含有至少一个指定并联谐振器,所述指定并联谐振器的属性参数与其他所述并联谐振器的属性参数不同,所述属性参数包括：频率。如此,可以改善滤波电路的插损和滚降。(The application provides a filter circuit, a method for improving the performance of the filter circuit and a signal processing device. Wherein the filter circuit comprises: the circuit comprises a plurality of resonators, a first inductor, a second inductor and a third inductor, wherein the plurality of resonators comprise a first number of series resonators and a second number of parallel resonators, the input end of the circuit is connected with the first inductor, the output end of the circuit is connected with the second inductor, and the grounding end of the circuit is connected with the third inductor; the second number of parallel resonators includes at least one designated parallel resonator, the attribute parameter of the designated parallel resonator is different from the attribute parameters of the other parallel resonators, and the attribute parameters include: frequency. Thus, the insertion loss and roll-off of the filter circuit can be improved.)

一种滤波电路及提高滤波电路性能的方法和信号处理设备

技术领域

本申请涉及电路元件技术领域，具体而言，涉及一种滤波电路及提高滤波电路性能的方法和信号处理设备。

背景技术

在无线通信系统中，由于对频段的利用率越来越高，各个频段之间的过渡带越来越窄。为了保证滤波器的插损以及对相邻频段的抑制，对滤波器的滚降要求越来越高。滤波器由于具有高Q值的特点，相比LC(谐振电路)和SAW((surface acoustic wave，声表面波滤波器)等有更好的滚降和插损优势，但是随着性能需求的进一步提高，仅仅依靠滤波器的高Q值优势难以获得更好的性能。因此，需要在电路拓扑结构上来改善滤波器的性能。

发明内容

有鉴于此，本申请提供一种滤波电路及提高滤波电路性能的方法和信号处理设备，以改善滤波电路的性能。

具体地，本申请是通过如下技术方案实现的：

第一方面，本申请实施例中提供了一种滤波电路，所述滤波电路包括：多个谐振器，所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器，并且所述电路的输入端连接有第一电感，所述电路的输出端连接有第二电感，所述电路的接地端连接有第三电感；所述第二数量的并联谐振器中包含有至少一个指定并联谐振器，所述指定并联谐振器拆分谐振器的属性参数与其他所述并联谐振器的属性参数不同，所述属性参数包括：谐振器的频率。

可选地，所述指定并联谐振器与一所述并联谐振器串联或者并联。

可选地，所述指定并联谐振器的输入端与两个所述串联谐振器相连接，所述指定并联谐振器的输出端与第三电感相连接。

可选地，所述指定并联谐振器拆分的两个谐振器具有频率差且有不等的面积和/或形状。

第二方面，本申请实施例中提供了一种信号处理设备，包括：信号输入电路、信号输出电路和如第一方面所述的滤波电路；所述信号输入电路与所述滤波电路相连接，所述滤波电路与所述信号输出电路相连接。

第三方面，本申请实施例中提供了一种提高滤波电路性能的方法，所述滤波电路包括：多个谐振器，所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器，并且所述电路的输入端连接有第一电感，所述电路的输出端连接有第二电感，所述电路的接地端连接有第三电感；所述方法包括：

在所述第二数量的并联谐振器中设置至少一个指定并联谐振器，所述指定并联谐振器的拆分谐振器的属性参数与其他所述并联谐振器的属性参数不同，所述属性参数包括：谐振器的频率。

可选地，所述方法还包括：所述指定并联谐振器与一所述并联谐振器串联或者并联。

可选地，所述方法还包括：将所述指定并联谐振器的输入端与两个所述串联谐振器相连接，所述指定并联谐振器的输出端与第三电感相连接。

可选地，所述方法还包括：设置所述指定并联谐振器拆分的两个谐振器具有频率差且有不等的面积和/或形状。

本申请实施例所提供的一种滤波电路及提高滤波电路性能的方法和信号处理设备，通过在第二数量的并联谐振器中设有至少一个指定并联谐振器，并且该指定并联谐振器的频率与其他所述并联谐振器的频率不同，能够显著的改善滤波电路的插损和滚降，进而得到相对于现有技术中的滤波电路更优的性能。

附图说明

图1是现有技术中的一种滤波电路的结构示意图。

图2a是本申请一示例性实施例示出的第一种滤波电路的结构示意图；

图2b是本申请一示例性实施例示出的第一种滤波电路的阻抗示意图；

图2c是本申请一示例性实施例中示出的第一种滤波电路的滚降改善效果示意图；

图3是本申请一示例性实施例示出的第二种滤波电路的结构示意图；

图4a是本申请一示例性实施例示出的第三种滤波电路的结构示意图；

图4b是本申请一示例性实施例示出的第三种滤波电路的阻抗示意图；

图5是本申请一示例性实施例示出的第四种滤波电路的结构示意图；

图6a是本申请一示例性实施例示出的第五种滤波电路的结构示意图；

图6b是本申请一示例性实施例示出的第五种滤波电路的阻抗示意图；

图7是本申请一示例性实施例示出的第六种滤波电路的结构示意图；

图8是本申请一示例性实施例示出的第六种滤波电路的结构示意图；

图9a是本申请一示例性实施例示出的第七种滤波电路的结构示意图；

图9b是本申请一示例性实施例示出的第七种滤波电路的阻抗示意图；

图9c是本申请一示例性实施例示出的第七种滤波电路的滚降改善效果示意图；

图10a是本申请一示例性实施例示出的并联拆分前后整体曲线的对比结果示意图；

图10b是本申请一示例性实施例示出的并联拆分前后Fs频率处的Rs的对比结果示意图；

图10c是本申请一示例性实施例示出的串联拆分前后Fp处的Rp对比结果示意图；

图11是谐振器拆分示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

图1为现有技术中的一种滤波电路的结构示意图。参照图1所示，现有技术中的滤波电路包括多个谐振器，该多个谐振器包括第一数量的串联谐振器20和第二数量的并联谐振器40，图中以包含有5个串联谐振器20和4个并联谐振器40为例，并且该滤波电路的输入端连接有第一电感10，滤波电路的输出端连接有第二电感30，滤波电路的接地端分别连接有第三电感50，每个第三电感50一端与并联谐振器连接，另一端接地。

图2a是本申请一示例性实施例示出的第一种滤波电路的结构示意图；参照图2a所示，在本实施例中提供的滤波电路中，设置一指定串联谐振器70，该指定串联谐振器70的输入端和输出端分别与并联谐振器连接，该指定串联谐振器70的机电耦合系数与其他串联谐振器的机电耦合系数不同。

进而本实施例中，通过设置第一数量的串联谐振器中包含有一个或多个具有不同机电耦合系数的指定串联谐振器70来改善插损和滚降。以下结合图2b加以说明，图 2b是本申请一示例性实施例示出的第一种滤波电路的阻抗示意图。

本申请实施例中，图2b示出的是图2a中的组合谐振器的频率和阻抗之间的关系，虚线是现有技术中的谐振器的阻抗图，实线是本申请实施例中提出新的组合结构的阻抗示意图，其中对于串联谐振器来说，形成的两个高阻抗作为带外抑制的零点。从图中可以看出，带外零点的位置相比只改变频率的更加提前，从而能够更好的改善右侧滚降。

具体的，图2c中示出了上述第一种滤波电路的滚降改善效果示意图；参照图4c 所示，实线是本实施例中的第一种滤波电路的滚降曲线，虚线是现有技术中的滤波电路的滚降曲线，可以明显的看出，本申请实施例提供的第三滤波电路对于相同的抑制 (比如-50dB来说)滚降改善了1.5MHz。

图3是本申请一示例性实施例示出的第二种滤波电路的结构示意图，参照图3所示，本实施例中包含有一个指定串联谐振器70，该指定串联谐振器70与一串联谐振器串联以后，再分别与并联谐振器连接。具体的，参照图3所示，该指定串联谐振器 70的输入端连接一并联谐振器和一串联谐振器，该指定串联谐振器的输出端只连接另一串联谐振器。

需要说明的是，本实施例中上述的指定串联谐振器的数量和连接位置可以是任意的，本申请对此不作限定。

本申请一实施例中，上述第二数量的并联谐振器中包含有至少一个指定并联谐振器，该制定并联谐振器的机电耦合系数与其他并联谐振器的机电耦合系数不同。

图4a是本申请一示例性实施例示出的第三种滤波电路的结构示意图，参照图4a所示，在本实施例中提供的滤波电路中，设置指定并联谐振器60，该指定并联谐振器 60的输入端与两个串联谐振器相连接，该指定并联谐振器60的输出端第三电感相连接，该指定并联谐振器60的机电耦合系数与其他并联谐振器的机电耦合系数不同。

图4b是上述图4a所示的第三种滤波器的阻抗图示意，虚线是现有技术中的谐振器的阻抗图，实线是本实施例中的组合结构的阻抗示意图，其中对于并联谐振器来说，形成的两个低阻抗作为带外抑制的零点，带外零点的位置相比于现有技术更加提前，从而能够更好的改善左侧滚降。

本发明另一实施例中，上述的指定并联谐振器60可以是与一并联谐振器串联；图5是本申请一示例性实施例示出的第四种滤波电路的结构示意图，参照图5所示，本实施例中以包含有一个指定并联谐振器60为例，该指定并联谐振器60与一并联谐振器串联，具体的，该指定并联谐振器60的输入端与两个串联谐振器相连接，该指定并联谐振器60的输出端与一并联谐振器相连接。

需要说明的是，本实施例中，该指定并联谐振器可以是与任一个并联谐振器串联，并且该指定并联谐振器的数量可以是多个，并且该指定并联谐振器可以是设置在任何一个并联谐振器与第三电感所在的支路上。本申请另一实施例中，上述的属性参数为谐振器的频率。

可选的，上述第一数量的串联谐振器中包含有至少一个指定串联谐振器，所述指定串联谐振器的谐振器频率与其他串联谐振器的频率不同。

图6a是本申请一示例性实施例示出的第五种滤波电路的结构示意图，参照图6a所示，在本实施例中提供的滤波电路中，设置一指定串联谐振器70，该指定串联谐振器70的输入端和输出端分别与并联谐振器连接，该指定串联谐振器70的频率与其他串联谐振器的频率不同。

进而本实施例中，通过设置第一数量的串联谐振器中包含有一个或多个具有不同频率的指定串联谐振器70来改善插损和滚降。

图6b示出的是上述图6a所示的第五种滤波电路的阻抗示意图，参照图6b所示，虚线是现有技术中的谐振器的阻抗图，实线是本实施例提出的新的组合结构的阻抗示意图，其中对于串联谐振器来说，形成的两个高阻抗作为带外抑制的零点，带外零点的位置相比原来提前，从而能够改善右侧滚降。

图7是本申请一示例性实施例示出的第六种滤波电路的结构示意图，参照图7所示，本实施例中，第一数量的串联谐振器中包含有一个指定串联谐振器70，该指定串联谐振器70的频率与其他串联谐振器20的频率不同。并且该指定谐振器70的两端点分别连接串联谐振器和并联谐振器。

具体的，该指定串联谐振器70的输入端连接并联谐振器和串联谐振器，该指定串联谐振器的输出端只连接一串联谐振器。

本发明另一实施例中，第二数量的并联谐振器中包含有至少一个指定并联谐振器，该指定并联谐振器的谐振器频率与其他所述并联谐振器的属性参数不同。

可选的，上述的指定并联谐振器60可以是与一并联谐振器串联；图8是本申请一示例性实施例示出的第六种滤波电路的结构示意图，参照图8所示，本实施例中以包含有一个指定并联谐振器60为例，该指定并联谐振器60与一并联谐振器串联，具体的，该指定并联谐振器60的输入端与两个串联谐振器相连接，该指定并联谐振器60 的输出端与一并联谐振器相连接。该指定并联谐振器60的谐振器频率与其他并联谐振器的谐振器频率不同。

可选的，指定并联谐振器采用差频不等面积的拆分方式得到。参照图10所示，图中上图左边是单个谐振器，右边两个上面表示串联拆分，下面表示并联拆分。本申请中并联谐振器中串联或者并联拆分的两个谐振器的面积和频率甚至结构都是可以不同的。拆分的数量不限于2个，也可以是三个甚至三个以上。

本实施例中，本实施例具有以下积极效果：保证工艺制造可靠性；非线性拆分保证器件非线性性能较好：功率拆分，在高功率应用的时候，会使用多个谐振器来进行拆分来减小功率分布；版图布局更加灵活，有利于充分利用die面积，减小diesiz。

图10a是本申请一示例性实施例示出的并联拆分前后整体曲线的对比结果示意图，除了Fs和Fp点的阻抗以外，其余的阻抗基本没有变化，因此实际拆分的时候，对滤波器其他性能没有影响。实线是拆分后，虚线是拆分前。

图10b是本申请一示例性实施例示出的并联拆分前后Fs频率处的Rs的对比结果示意图，从图5b可以看出，并拆分后，Rs明显的降低，Rs的降低对通带左侧有明显的改善。实线是拆分后，虚线是拆分前。

图10c是本申请一示例性实施例示出的串联拆分前后Fp处的Rp对比结果示意图，从图5c可以看出，并拆分后，Rp有明显的降低，Rp的降低对通带右侧有恶化。实线是拆分后，虚线是拆分前。

可选的，并联拆分上通过凸起结构、凹陷结构、悬翼结构或者质量负载来调节频率，包含其余的调节频率的方式，以对应改善左侧滚降和插损。图9a是本申请一示例性实施例示出的第七种滤波电路的结构示意图，参照图9a所示，在本实施例中提供的滤波电路中，设置有一个指定并联谐振器60，该指定并联谐振器60的输入端与两个串联谐振器相连接，该指定并联谐振器60的输出端与第三电感相连接，该指定并联谐振器60的谐振器频率与其他并联谐振器的谐振器频率不同。

图9b是图9a所示的第七种滤波电路的阻抗示意图，虚线是现有技术中的谐振器的阻抗图，实线是本实施例提出的组合结构的阻抗示意图，其中对于并联谐振器来说，形成的两个低阻抗作为带外抑制的零点。从上图可以看出，带外零点的位置相比原来提前，从而能够改善左侧滚降。

图9c是图9a所示的滤波电路的滚降改善效果示意图；参照图9c所示，实线是本实施例中的滤波电路的滚降曲线，虚线是现有技术中的滤波电路的滚降曲线，可以明显的得到，本申请实施例中所提供的滤波电路对于相同的抑制(比如-50dB来说)滚降改善了2MHz。

可选的，上述并联谐振器之间的频率的差异可以是通过拆分的并联谐振器的上电极加入额外的金属层来实现。示例性的，在指定并联谐振器电极的上电极设有第一附加金属层。

可选的，指定并联谐振器电极的面积和与其串联的并联谐振器电极的面积不同。

本实施例中，通过设置指定并联谐振器的电极的面积和与其串联的并联谐振器的电极的面积不同，可以实现通过面积的灵活设计更好的填充芯片的空间，有利于更加紧密的排布，因此可以充分利用芯片面积，有助于降低芯片成本。

本发明一实施例中还提供了一种信号处理设备，包括：信号输入电路、信号输出电路和上述任一的滤波电路；所述信号输入电路与所述滤波电路相连接，所述滤波电路与所述信号输出电路相连接。

本实施例中提供的信号处理设备，由于具有更好滚降和插损性能，因此信号处理效果更佳。

本申请一实施例中还提供了一种提高滤波电路性能的方法，所述滤波电路包括：多个谐振器，所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器，并且所述电路的输入端连接有第一电感，所述电路的输出端连接有第二电感，所述电路的接地端连接有第三电感；所述方法包括：

在所述第二数量的并联谐振器中设置至少一个指定并联谐振器，所述指定并联谐振器的属性参数与其他所述并联谐振器的属性参数不同，所述属性参数包括：谐振器的频率。

本实施例中，通过在第二数量的并联谐振器中设有至少一个指定并联谐振器，并且该指定并联谐振器的频率与其他所述并联谐振器的频率不同，能够显著的改善滤波电路的插损和滚降，进而得到相对于现有技术中的滤波电路更优的性能。

可选地，所述方法还包括：所述指定并联谐振器与一所述并联谐振器串联。

需要说明的是，本实施例中，可以是设置该指定并联谐振器可以是与任一个并联谐振器串联，并且该指定并联谐振器的数量可以是多个，并且该指定并联谐振器可以是设置在任何一个并联谐振器与第三电感所在的支路上。

可选地，上述方法还包括：将所述指定并联谐振器的输入端与两个所述串联谐振器相连接，所述指定并联谐振器的输出端与第三电感相连接。

可选地，上述方法还包括：设置所述指定并联谐振器采用差频不等面积的拆分方式得到。

可选地，上述方法还包括：在所述指定并联谐振器电极的上电极设置第一附加金属层或者其他质量负载材料。

需要说明的是，本实施例中，该指定并联谐振器可以是与任一个并联谐振器串联，并且该指定并联谐振器的数量可以是多个，并且该指定并联谐振器可以是设置在任何一个并联谐振器与第三电感所在的支路上。

可选的，本申请上述实施例所述的滤波电路可以是同时包含有指定串联谐振器和指定并联谐振器，本发明对此不做限定。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。