阅读说明：本技术 脉冲信号产生电路 (Pulse signal generating circuit ) 是由 胡曙敏 于 2019-10-21 设计创作，主要内容包括：本发明公开了一种脉冲信号产生电路。脉冲信号产生电路包括第一反相器、第二反相器、第一电阻、第一NMOS管、第一电容、第三反相器和第一与非门。利用本发明提供的脉冲信号产生电路可以提供整个电路的稳定性,电路简单。(The invention discloses a pulse signal generating circuit. The pulse signal generating circuit comprises a first phase inverter, a second phase inverter, a first resistor, a first NMOS tube, a first capacitor, a third phase inverter and a first NAND gate. The pulse signal generating circuit provided by the invention can provide the stability of the whole circuit and has simple circuit.)

脉冲信号产生电路

技术领域

本发明涉及集成电路技术领域，尤其涉及到脉冲信号产生电路。

背景技术

集成电路中的脉冲信息的稳定性直接影响整个电路的功能，严重导致整个系统瘫痪。

发明内容

本发明旨在解决现有技术的不足，提供一种脉冲信号产生电路。

脉冲信号产生电路，包括第一反相器、第二反相器、第一电阻、第一NMOS管、第一电容、第三反相器和第一与非门：

所述第一反相器的输入端接脉冲信号产生电路的输入端IN，输出端接所述第二反相器的输入端和所述第一NMOS管的栅极；所述第二反相器的输入端接所述第一反相器的输出端和所述第一NMOS管的栅极，输出端接所述第一电阻的一端；所述第一电阻的一端接所述第二反相器的输出端，另一端接所述第一NMOS管的漏极和所述第一电容的一端和所述第三反相器的输入端；所述第一NMOS管的栅极接所述第一反相器的输出端和所述第二反相器的输入端，漏极接所述第一电阻的一端和所述第一电容的一端和所述第三反相器的输入端，源极接地；所述第一电容的一端接所述第一电阻的一端和所述第一NMOS管的漏极和所述第三反相器的输入端，另一端接地；所述第三反相器的输入端接所述第一电阻的一端和所述第一NMOS管的漏极和所述第一电容的一端，输出端接所述第一与非门的一输入端；所述第一与非门的一输入端接脉冲信号产生电路的输入端IN，另一输入端接所述第三反相器的输出端，输出端为脉冲信号产生电路的输出端OUT。

所述第一反相器、所述第二反相器、所述第一电阻、所述第一NMOS管、所述第一电容和所述第三反相器构成延时部分，所述第一电阻与所述第一电容的乘积决定了延时部分的延时时间；当脉冲信号产生电路的输入端IN从低电平变为高电平时，所述第一与非门的一输入端接脉冲信号产生电路的输入端IN先变为高，所述第一与非门的另一输入端接延时部分从高电平变为低电平，在延时部分延时过程中脉冲信号产生电路的输出端OUT变为低电平；当延时部分变为低电平时脉冲信号产生电路的输出端OUT变为高电平；当脉冲信号产生电路的输入端IN从高电平变为低电平时，因为所述第一与非门的一端已经变为了低电平，这样脉冲信号产生电路的输出端OUT维持高电平。

附图说明

图1为本发明的脉冲信号产生电路的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

脉冲信号产生电路，如图1所示，包括第一反相器10、第二反相器20、第一电阻30、第一NMOS管40、第一电容50、第三反相器60和第一与非门70：

所述第一反相器10的输入端接脉冲信号产生电路的输入端IN，输出端接所述第二反相器20的输入端和所述第一NMOS管40的栅极；所述第二反相器20的输入端接所述第一反相器10的输出端和所述第一NMOS管40的栅极，输出端接所述第一电阻30的一端；所述第一电阻30的一端接所述第二反相器20的输出端，另一端接所述第一NMOS管40的漏极和所述第一电容50的一端和所述第三反相器60的输入端；所述第一NMOS管40的栅极接所述第一反相器10的输出端和所述第二反相器20的输入端，漏极接所述第一电阻30的一端和所述第一电容50的一端和所述第三反相器60的输入端，源极接地；所述第一电容50的一端接所述第一电阻30的一端和所述第一NMOS管40的漏极和所述第三反相器60的输入端，另一端接地；所述第三反相器60的输入端接所述第一电阻30的一端和所述第一NMOS管40的漏极和所述第一电容50的一端，输出端接所述第一与非门70的一输入端；所述第一与非门70的一输入端接脉冲信号产生电路的输入端IN，另一输入端接所述第三反相器60的输出端，输出端为脉冲信号产生电路的输出端OUT。

所述第一反相器10、所述第二反相器20、所述第一电阻30、所述第一NMOS管40、所述第一电容50和所述第三反相器60构成延时部分，所述第一电阻30与所述第一电容50的乘积决定了延时部分的延时时间；当脉冲信号产生电路的输入端IN从低电平变为高电平时，所述第一与非门70的一输入端接脉冲信号产生电路的输入端IN先变为高，所述第一与非门70的另一输入端接延时部分从高电平变为低电平，在延时部分延时过程中脉冲信号产生电路的输出端OUT变为低电平；当延时部分变为低电平时脉冲信号产生电路的输出端OUT变为高电平；当脉冲信号产生电路的输入端IN从高电平变为低电平时，因为所述第一与非门70的一端已经变为了低电平，这样脉冲信号产生电路的输出端OUT维持高电平。

对上述所提供的实施方式的说明，仅是本发明的优选实施方式的说明，对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出，对于本技术领域的技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，任何不超出本发明实质精神范围内的发明创造，应视为本发明的保护范围。