阅读说明：本技术 一种上电复位电路 (Power-on reset circuit ) 是由 刘祥远 *** 林少波 王泽州 李倩 向文超 陈强 于 2019-10-30 设计创作，主要内容包括：本发明公开了一种上电复位电路,所述上电复位电路中包括延迟模块,所述延迟模块在上电的复位过程中起作用,其不仅延迟了复位信号的持续时间,可以减小对输入电源上电速度的要求,而且使得在整个上电的过程中第一开关管的栅源电压保持在一个相对较低的电压值,从而第二电容模块的充电电流很小,在延迟时间的同时缩小了第二电容模块需要的电容容量,从而对于第二电容模块中容性器件的要求更低,进而缩小了芯片的面积。此外,本发明的上电复位电路还具有掉电快速复位的功能,能够满足更多场合的要求。(The invention discloses a power-on reset circuit, which comprises a delay module, wherein the delay module plays a role in the reset process of power-on, not only delays the duration time of a reset signal and can reduce the requirement on the power-on speed of an input power supply, but also keeps the grid-source voltage of a first switching tube at a relatively low voltage value in the whole power-on process, so that the charging current of a second capacitor module is very small, the capacitance capacity required by the second capacitor module is reduced while the delay time is prolonged, the requirement on a capacitive device in the second capacitor module is lower, and the area of a chip is further reduced. In addition, the power-on reset circuit also has the function of power-off quick reset, and can meet the requirements of more occasions.)

一种上电复位电路

技术领域

本发明涉及芯片或单片机控制领域，更具体的说，涉及一种上电复位电路。

背景技术

许多IC芯片和微处理器如单片机都需要上电复位(POR)电路，其作用是在保证在施加电源之后，模拟模块和数字模块均可以初始化至已知状态，若没有上电复位电路，直接上电工作的话非常容易出错。上电复位电路会产生一个内部复位脉冲以避免“竞争”现象，并保持器件静态，直至电源电压达到一个能保证正常工作的阈值。

现有技术中上电复位电路由RC网络组成，如附图1所示，电容C和电阻R串联后连接在输入电源Vin和地之间，在电源Vin上电瞬间，由于电容C的压降不可突变，此时电容C等同导通，电容C和电阻R公共端的电位等于电源电压，使能复位，之后电源Vin对电容C充电，直到电容C两端的电压达到电源电压Vin，电容C相当于开路，电容C和电阻R公共端的电位降低趋近于地电位，复位信号解除。但现有技术的上电复位电路抗干扰能力差；对于电源的上电速度有很高的要求，电源的上电时间必须小于RC时间常数，否则无法产生复位信号；且现有技术的上电复位电路不存在掉电复位的功能，当电源电压下降至某一个电压时，不会产生复位信号。

发明内容

有鉴于此，本发明提出一种对电源上电速度要求较低、抗干扰能力强且具有掉电复位功能的上电复位电路，解决了现有技术中抗干扰能力差、对于电源的上电速度有很高要求以及不存在掉电复位功能的技术问题。

本发明提供了一种上电复位电路，包括：上电复位模块和掉电复位模块，所述上电复位模块包括延迟模块；当输入电源开始上电时，所述上电复位模块输出复位信号，当输入电源的电压达到第一预定阈值，所述上电复位模块输出解除复位信号，所述延迟模块延迟了复位信号持续的时间，以减小对输入电源上电速度的要求；当输入电源下降到第二预定阈值时，所述掉电复位模块输出复位信号，直至当输入电源电压高于第二预定阈值，所述掉电复位模块输出解除复位信号，当所述上电复位模块和所述掉电复位模块至少有一个输出复位信号时，所述上电复位电路输出复位信号。

可选的，所述复位信号为高电平，所述解除复位信号为低电平。

可选的，所述上电复位模块还包括第一电容模块、第二电容模块、第一电阻模块、第一开关管以及比较滤波模块，所述第一电容模块的一端连接所述输入电源，所述第一电容模块的另一端连接所述第一电阻模块的一端，所述第一电阻模块的另一端接地，所述第一开关管的第一功率端连接输入电源，所述第一开关管的第二功率端连接所述第二电容模块的一端，所述第二电容模块的另一端接地，所述第一开关管的控制端连接所述第一电容模块和所述第一电阻模块的公共端，所述延迟模块连接在输入电源、所述第一电容模块和所述第一电阻模块的公共端与所述第二电容模块和所述第一开关管的公共端之间，所述比较滤波模块连接所述第二电容模块和所述第一开关管的公共端。

可选的，所述延迟模块包括第二开关管和第三开关管，所述第二开关管的第一功率端和其控制端均连接输入电源，所述第二开关的第二功率端连接所述第三开关管的第一功率端，所述第三开关的第二功率端连接所述第一开关管的控制端，所述第三开关管的控制端连接所述第二电容模块和所述第一开关管的公共端。

可选的，所述比较滤波模块包括施密特触发器和滤波模块，所述施密特触发器的输入端连接所述第二电容模块和所述第一开关管的公共端，所述施密特触发器的输出端连接所述滤波模块。

可选的，所述第一电容模块、第二电容模块分别包括第四开关管和第五开关管，所述第四开关管的第一功率端和第二功率端连接，所述第四功率管的控制端连接所述第一电阻模块，所述第五开关管的第一功率端和第二功率端连接，所述第五功率管的控制端连接所述第一开关管的第二功率端。

可选的，所述滤波模块包括第一反相器、第二反相器和第三反相器，所述第一反相器、第二反相器和第三反相器依次串联，所述第一反相器的输入端连接所述施密特触发器的输出端，所述第三反相器的输出端为所述上电复位电路的输出端。

可选的，所述掉电复位模块包括第二电阻模块、限流模块、第六开关管和第七开关管，所述第二电阻模块的一端连接所述输入电源，所述第二电阻模块的另一端接地，所述第二电阻模块将输入电源进行分压后输入第六开关管的控制端，所述第六开关管的第一功率端经过限流模块连接所述输入电源，所述第六开关管的第二功率端接地，所述第七开关管的控制端连接所述第六开关管和所述限流模块的公共端，所述第七开关管的第一功率端连接所述第一反相器的输出端，所述第七开关管的第二功率端接地。

可选的，所述限流电路包括第八开关管和第一电阻，所述第八开关管的第一功率端和其控制端均连接所述输入电源，所述第八开关管的第二功率端连接所述第一电阻的一端，所述第一电阻的另一端连接所述第六开关管和第七开关管的公共端。

可选的，所述第一电阻模块和所述第二电阻模块均由开关管组成。

与现有技术相比，本发明之技术方案具有以下优点：本发明的上电复位电路中包括延迟模块，所述延迟模块在上电的复位过程中起作用，其不仅延迟了复位信号的持续时间，可以减小对输入电源上电速度的要求，而且使得在整个上电的过程中第一开关管的栅源电压保持在一个相对较低的电压值，从而第二电容模块的充电电流很小，在延迟时间的同时缩小了第二电容模块需要的电容容量，从而对于第二电容模块中容性器件的要求更低，进而缩小了芯片的面积。此外，本发明的上电复位电路还具有掉电快速复位的功能，能够满足更多场合的要求。

附图说明

图1为现有技术上电复位电路的实施例电路图；

图2为本发明上电复位电路的原理框图；

图3为本发明上电复位电路的实施例电路原理图。

具体实施方式

以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。

为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。

在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图2示意了本发明上电复位电路原理框图。所述上电复位电路包括上电复位模块1和掉电复位模块2，所述上电复位模块1包括延迟模块11；当输入电源开始上电时，所述上电复位模块1输出复位信号，当输入电源的电压达到第一预定阈值，所述上电复位模块1输出解除复位信号，所述延迟模块11延迟了复位信号持续的时间，以减小对输入电源上电速度的要求；当输入电源下降到第二预定阈值时，所述掉电复位模块2输出复位信号，直至当输入电源电压高于第二预定阈值，所述掉电复位模块输出2解除复位信号，当所述上电复位模块1和所述掉电复位模块2至少有一个输出复位信号时，所述上电复位电路输出复位信号。

可选的，所述上电复位电路还包括与门3，所述与门3的输入端连接所述上电复位模块1和所述掉电复位模块2的输出端，所述与门的输出端为所述上电复位电路的输出端。

可选的，所述复位信号为高电平，所述解除复位信号为低电平。但本发明不对此进行限制。

图3给出了一个本发明上电复位电路的实施例电路原理图；其中具体给出了本发明上电复位模块和掉电复位模块的具体电路。所述上电复位模块1包括延迟模块11、第一电容模块12、第二电容模块13、第一电阻模块14、第一开关管M1以及比较滤波模块15，所述第一电容模块12的一端连接所述输入电源，所述第一电容模块12的另一端连接所述第一电阻模块14的一端，所述第一电阻模块14的另一端接地，所述第一开关管M1的第一功率端连接输入电源，所述第一开关管M1的第二功率端连接所述第二电容模块13的一端，所述第二电容模块13的另一端接地，所述第一开关管M1的控制端连接所述第一电容模块12和所述第一电阻模块14的公共端，所述延迟模块11连接在输入电源、所述第一电容模块12和所述第一电阻模块14的公共端与所述第二电容模块13和所述第一开关管M1的公共端之间，所述比较滤波模块15连接所述第二电容模块13和所述第一开关管M1的公共端。

所述延迟模块11包括第二开关管M2和第三开关管M3，所述第二开关管M2的第一功率端和其控制端均连接输入电源，所述第二开关M2的第二功率端连接所述第三开关管M3的第一功率端，所述第三开关M3的第二功率端连接所述第一开关管M1的控制端，所述第三开关管M3的控制端连接所述第二电容模块13和所述第一开关管M1的公共端。

所述比较滤波模块15包括施密特触发器和滤波模块151，所述施密特触发器的输入端连接所述第二电容模块13和所述第一开关管M1的公共端，所述施密特触发器的输出端连接所述滤波模块151。所述滤波模块151包括第一反相器、第二反相器和第三反相器，所述第一反相器、第二反相器和第三反相器依次串联，所述第一反相器的输入端连接所述施密特触发器的输出端，所述第三反相器的输出端为所述上电复位电路的输出端。

所述第一电容模块12包括第四开关管M4，所述第四开关管M4的第一功率端和第二功率端连接，所述第四功率管M4的控制端连接所述第一电阻模块14。

所述第二电容模块13包括第五开关管M5，所述第五开关管M5的第一功率端和第二功率端连接，所述第五功率管M5的控制端连接所述第一开关管M1的第二功率端。

所述掉电复位模块2包括第二电阻模块21、限流模块22、第六开关管M6和第七开关管M7，所述第二电阻模块21的一端连接所述输入电源，所述第二电阻模块21的另一端接地，所述第二电阻模块21将输入电源进行分压后输入第六开关管M6的控制端，所述第六开关管M6的第一功率端经过限流模块22连接所述输入电源，所述第六开关管M6的第二功率端接地，所述第七开关管M7的控制端连接所述第六开关管M6和所述限流模块22的公共端，所述第七开关管M7的第一功率端连接所述第一反相器的输出端，所述第七开关管M7的第二功率端接地。

所述限流电路22包括第八开关管M8和第一电阻R1，所述第八开关管M8的第一功率端和其控制端均连接所述输入电源，所述第八开关管M8的第二功率端连接所述第一电阻R1的一端，所述第一电阻R1的另一端连接所述第六开关管M6和第七开关管M7的公共端。限流模块可以降低电路的功耗。

可选的，所述第一电阻模块14和所述第二电阻模块21均由开关管组成。如图3所示，所述第一电阻模块14由三个开关管M9、M10和M11构成，总电阻值非常大，所述开关管M9、M10和M11依次串联，其各自的控制端分别连接各自的第一功率端。所述第二电阻模块21由四个开关管M12、M13、M14和M15构成，其连接方式与第一电阻模块相似，这里不进行赘述。

需要说明的是，图3所示的本实施例中开关管M1、M3、M4为P型管，其他均为N型管。本实施例中的开关管为MOS管，但是也可以为其他晶体管，如三极管、J管等，均包含在本发明的保护范围内。本实施例中所有的P型MOS管的衬底连接输入电源，所有的N型MOS管的衬底接地。

以下对本发明上电复位电路的具体的工作流程进行阐述：(其中a点为第一开关管M1的控制端，b点为第一开关管M1和第五开关管M5的公共端，d点为第一反相器的输出端)

当输入电源V_IN开始上电，由于第一电容模块12的耦合作用，a点的电压值Va随着V_IN的上升而上升，且Va小于V_IN，差值较小，此时b点为低电平，所述上电复位电路输出高电平的复位信号。随着Va的上升，第一开关管M1会处于亚阈值导通，开始对第二电容模块13充电，b点的电压值V_b开始上升。当V_IN≥V_a+|V_THM1|(V_THM1为第一开关管M1的开启电压)，第一开关管M1进入饱和区，此时，第二开关管M2与第三开关管M3所构成的延迟模块11并没有开始工作。随着V_IN的继续上升，当V_IN≥V_THM2+|V_THM3|+V_b(V_THM2为第二开关管M2的开启电压，V_THM3为第三开关管M3的开启电压)，第二开关管M2与第三开关管M3导通且处于饱和区，此时Va值的增加不再是因为第一电容模块12的耦合作用，而是由公式V_a＝V_IN-V_THM2-V_dsatn-V_dsp决定(V_dsatn为第二开关管M2的过驱动电压,其值随着V_IN的增加而增加,V_dsp为第三开关管M3的漏源压差，该值很小)，所以第二开关管M2与第三开关管M3所构成的延迟模块11减缓了Va的下降速度，且其将第一开关管M1的栅源电压箝位在一个相对稳定的较小值，使得对第二电容模块13的充电电流I_DM1保持相对较小，导致V_b上升的更缓慢。当V_IN达到稳定后且V_b上升到使得V_IN＜V_THM2+|V_THM3|+V_b时，第三开关管M3断开，Va的值不再受第三开关管M3的影响，且之后下降到零，此时，输入电压达到第一设定阈值，所述上电复位电路输出低电平的解除复位信号，电路上电完成。

在掉电过程中，当V_IN下降到第二设定阈值时，第六开关管M6断开，使得第七开关管M7的栅极通过第一电阻R1和第八开关管M8组成的限流模块22与V_IN相连，第七开关管M7导通，将d点的电位拉到地，实现掉电复位，当V_IN高于到第二设定阈值时，解除复位。

在V_IN上升的过程中，存在第六开关管M6不导通而第七开关管M7导通的状况，这种状况下使得d点的电压值为零，即在上电的过程中它一直把输出拉到地，保证上电时输出一直为低。只要V_IN达到一定值(小于稳定值)，第六开关管M6必然会导通，从而使得第七开关管M7的栅极电压为Vc为零，第七开关管M7不再导通，使得掉电复位模块不再影响上电复位模块的工作。

本发明上电复位电路设计简单，功耗较小，抗干扰能力强，可广泛用于各种集成电路设计中。延迟模块的添加，其不仅延迟了复位信号的持续时间，可以减小对输入电源上电速度的要求，而且使得在整个上电的过程使得第一开关管的栅源电压保持在一个相对较低的电压值，从而使得第二电容模块的充电电流很小，增大延迟时间的同时缩小了第二电容模块需要的电容容量，从而对于第二电容模块中容性器件的要求更低，进而缩小了芯片的面积，节省了成本。

本发明的上电复位电路是在电源稳定之前还会有一个延迟时间，在此之前都是保持复位电平，而且该设计克服了利用大电容来增大延迟时间的缺陷，很大程度上减少了芯片的面积，并具有掉电快速复位的功能，即当电源电压下降到某一个电压点的时候就会输出一个复位信号，实现复位的功能，可以应用在各种场合。

虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。