阅读说明：本技术 一种兼顾dc-dc调光线性度和效率的电路及其实现方法 (Circuit giving consideration to both DC-DC dimming linearity and efficiency and implementation method thereof ) 是由 王彪 朱春强 雷海涛 张统 于 2019-10-17 设计创作，主要内容包括：本发明公开了一种兼顾DC-DC调光线性度和效率的电路,包括DC-DC芯片U1、电位器U3和主控器U4,主控器U4分别与电位器U3和DC-DC芯片U1连接,DC-DC芯片U1与电位器U3连接,DC-DC芯片U1分别与LED+端和LED-端连接；本发明还公开了一种兼顾DC-DC调光线性度和效率的电路的实现方法。本发明通过主控器U4的IO端调节电位器U3的阻值进而调节DC-DC芯片U1的开关频率,当PWM占空比占比较大的时候降低DC-DC芯片U1的开关频率达到高效率的目的；本发明当PWM占空比占比较小的时候提高DC-DC芯片U1的开关频率达到更好的调光线性度的目的；本发明通过上面两种方式的结合实现兼顾DC-DC调光线性度和效率的目的。(The invention discloses a circuit giving consideration to both DC-DC dimming linearity and efficiency, which comprises a DC-DC chip U1, a potentiometer U3 and a main controller U4, wherein the main controller U4 is respectively connected with the potentiometer U3 and a DC-DC chip U1, the DC-DC chip U1 is connected with the potentiometer U3, and the DC-DC chip U1 is respectively connected with an LED + end and an LED-end; the invention also discloses a realization method of the circuit giving consideration to both DC-DC dimming linearity and efficiency. According to the invention, the resistance value of the potentiometer U3 is adjusted through the IO end of the main controller U4, so that the switching frequency of the DC-DC chip U1 is adjusted, and when the PWM duty ratio is larger, the switching frequency of the DC-DC chip U1 is reduced, thus the purpose of high efficiency is achieved; according to the invention, when the duty ratio of the PWM is smaller, the switching frequency of the DC-DC chip U1 is increased to achieve the purpose of better dimming linearity; the invention realizes the aim of giving consideration to both DC-DC dimming linearity and efficiency by combining the two modes.)

一种兼顾DC-DC调光线性度和效率的电路及其实现方法

技术领域

本发明属于单片机控制技术领域，具体涉及一种兼顾DC-DC调光线性度和效率的电路及其实现方法。

背景技术

在现有DC-DC调光技术中，我们始终逃不过调光线性度和效率互相矛盾的问题，因为这两个参数是相互影响的。为了提供灯具的可靠性和寿命、通常的做法是降低灯具的整体温度和提高电源的效率。而有些应用场合需要很好的调光线性度，那么就需要提高DC-DC的开关频率来达到目的，而开关频率的提高会增加DC-DC内部MOS的开关损耗，从而降低了整灯的电源效率和升高了发热量。目前技术存在以下不足：

1、不能兼顾调光线性度和效率；

2、DC-DC不能动态可控的调整开关频率。

发明内容

本发明的目的在于提供一种兼顾DC-DC调光线性度和效率的电路，以解决上述背景技术中提出的问题。本发明提供的一种兼顾DC-DC调光线性度和效率的电路，具有兼顾DC-DC调光线性度和效率的特点。

本发明另一目的在于提供一种兼顾DC-DC调光线性度和效率的电路的实现方法。

为实现上述目的，本发明提供如下技术方案：一种兼顾DC-DC调光线性度和效率的电路，包括DC-DC芯片U1、电位器U3和主控器U4，主控器U4分别与电位器U3和DC-DC芯片U1连接，DC-DC芯片U1与电位器U3连接，DC-DC芯片U1分别与LED+端和LED-端连接。

在本发明中进一步地，所述DC-DC芯片U1的1脚与电感L1连接，电感L1的另一端与LED-端连接，DC-DC芯片U1的3脚与LED+端连接，LED+端与LED-端之间并联有电容C1。

在本发明中进一步地，所述DC-DC芯片U1的1脚还与二极管D1连接，二极管D1的另一端分别与电阻R1和DC-DC芯片U1的2脚连接，电阻R1的另一端与DC-DC芯片U1的3脚连接。

在本发明中进一步地，所述DC-DC芯片U1的3脚与电源输入端V-IN端连接。

在本发明中进一步地，所述DC-DC芯片U1的3脚还与电容C2连接，电容C2的另一端分别与电容C3以及接地端连接，电容C3的另一端与DC-DC芯片U1的5脚连接。

在本发明中进一步地，所述DC-DC芯片U1的4脚与主控器U4的PWM端连接。

在本发明中进一步地，所述电位器U3的1脚与DC-DC芯片U1的6脚连接，电位器U3的2脚与主控器U4的IO端连接，电位器U3的3脚与接地端连接。

在本发明中进一步地，所述DC-DC芯片U1的10脚与电阻R2连接，DC-DC芯片U1的7脚与电容C4连接，电阻R2的另一端、电容C4的另一端、DC-DC芯片U1的9脚以及DC-DC芯片U1的8脚分别与接地端连接。

在本发明中进一步地，所述的兼顾DC-DC调光线性度和效率的电路的实现方法，包括以下步骤：

(一)、PWM调光频率为10K，调光级数为100级，占空比为2％和80％；

(二)、通过计算得出：在PWM占空比为2％时的单个导通时间T1＝1s/10000/100*2＝2uS，在T1时间内，DC-DC芯片U1至少要做三次开关动作，来满足调光线性度的要求，通过计算得出：在PWM占空比为2％时，DC-DC芯片U1的开关频率F1＝1s/(2uS/3)＝166.666K；

(三)、在PMW占空比为80％时的单个导通时间T2＝1s/10000/100*80＝80uS，在T2时间内，DC-DC芯片U1至少要做三次开关动作，来满足调光线性度的要求，通过计算得出：在PWM占空比为80％时，DC-DC芯片U1的开关频率F2＝1s/(80uS/3)＝4.166K；

(四)、通过上面的计算，根据预知的调光频率、调光技术算出需要的开关频率范围，再通过调整电位器U3的阻值来动态调整DC-DC芯片U1的开关频率；

(五)、在占空比为2％时，通过主控器U4的IO端来控制电位器U3的阻值减小，提高DC-DC芯片U1的开关频率＞166.666K，用于满足调光线性度的要求；在占空为80％时，通过主控器U4的IO端来控制电位器U3的阻值增大，减小DC-DC芯片U1的开关频率＞4.166K，达到减少MOS管的开关损耗来调高DC-DC效率的目的。

在本发明中进一步地，所述的兼顾DC-DC调光线性度和效率的电路的实现方法，所述DC-DC芯片U1的1脚与电感L1连接，电感L1的另一端与LED-端连接，DC-DC芯片U1的3脚与LED+端连接，LED+端与LED-端之间并联有电容C1，DC-DC芯片U1的1脚还与二极管D1连接，二极管D1的另一端分别与电阻R1和DC-DC芯片U1的2脚连接，电阻R1的另一端与DC-DC芯片U1的3脚连接，DC-DC芯片U1的3脚与电源输入端V-IN端连接，DC-DC芯片U1的3脚还与电容C2连接，电容C2的另一端分别与电容C3以及接地端连接，电容C3的另一端与DC-DC芯片U1的5脚连接，DC-DC芯片U1的4脚与主控器U4的PWM端连接，电位器U3的1脚与DC-DC芯片U1的6脚连接，电位器U3的2脚与主控器U4的IO端连接，电位器U3的3脚与接地端连接，DC-DC芯片U1的10脚与电阻R2连接，DC-DC芯片U1的7脚与电容C4连接，电阻R2的另一端、电容C4的另一端、DC-DC芯片U1的9脚以及DC-DC芯片U1的8脚分别与接地端连接。

与现有技术相比，本发明的有益效果是：

1、本发明通过主控器U4的IO端调节电位器U3的阻值进而调节DC-DC芯片U1的开关频率，当PWM占空比占比较大的时候降低DC-DC芯片U1的开关频率达到高效率的目的；

2、本发明当PWM占空比占比较小的时候提高DC-DC芯片U1的开关频率达到更好的调光线性度的目的；

3、本发明通过上面两种方式的结合实现兼顾DC-DC调光线性度和效率的目的。

附图说明

图1为本发明的电路结构示意图；

图2为本发明根据开关频率和电阻的对应关系得到对应阻值和开关频率的关系图；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例

请参阅图1-2，本发明提供以下技术方案：一种兼顾DC-DC调光线性度和效率的电路，包括DC-DC芯片U1、电位器U3和主控器U4，主控器U4分别与电位器U3和DC-DC芯片U1连接，DC-DC芯片U1与电位器U3连接，DC-DC芯片U1分别与LED+端和LED-端连接。

进一步地，所述DC-DC芯片U1的1脚与电感L1连接，电感L1的另一端与LED-端连接，DC-DC芯片U1的3脚与LED+端连接，LED+端与LED-端之间并联有电容C1。

进一步地，所述DC-DC芯片U1的1脚还与二极管D1连接，二极管D1的另一端分别与电阻R1和DC-DC芯片U1的2脚连接，电阻R1的另一端与DC-DC芯片U1的3脚连接。

进一步地，所述DC-DC芯片U1的3脚与电源输入端V-IN端连接。

进一步地，所述DC-DC芯片U1的3脚还与电容C2连接，电容C2的另一端分别与电容C3以及接地端连接，电容C3的另一端与DC-DC芯片U1的5脚连接。

进一步地，所述DC-DC芯片U1的4脚与主控器U4的PWM端连接。

进一步地，所述电位器U3的1脚与DC-DC芯片U1的6脚连接，电位器U3的2脚与主控器U4的IO端连接，电位器U3的3脚与接地端连接。

进一步地，所述DC-DC芯片U1的10脚与电阻R2连接，DC-DC芯片U1的7脚与电容C4连接，电阻R2的另一端、电容C4的另一端、DC-DC芯片U1的9脚以及DC-DC芯片U1的8脚分别与接地端连接。

进一步地，本发明所述的兼顾DC-DC调光线性度和效率的电路的实现方法，包括以下步骤：

(一)、PWM调光频率为10K，调光级数为100级，占空比为2％和80％；

(二)、通过计算得出：在PWM占空比为2％时的单个导通时间T1＝1s/10000/100*2＝2uS，在T1时间内，DC-DC芯片U1至少要做三次开关动作，来满足调光线性度的要求，通过计算得出：在PWM占空比为2％时，DC-DC芯片U1的开关频率F1＝1s/(2uS/3)＝166.666K；

(三)、在PMW占空比为80％时的单个导通时间T2＝1s/10000/100*80＝80uS，在T2时间内，DC-DC芯片U1至少要做三次开关动作，来满足调光线性度的要求，通过计算得出：在PWM占空比为80％时，DC-DC芯片U1的开关频率F2＝1s/(80uS/3)＝4.166K；

(四)、通过上面的计算，根据预知的调光频率、调光技术算出需要的开关频率范围，再通过调整电位器U3的阻值来动态调整DC-DC芯片U1的开关频率；

(五)、在占空比为2％时，通过主控器U4的IO端来控制电位器U3的阻值减小，提高DC-DC芯片U1的开关频率＞166.666K，用于满足调光线性度的要求；在占空为80％时，通过主控器U4的IO端来控制电位器U3的阻值增大，减小DC-DC芯片U1的开关频率＞4.166K，达到减少MOS管的开关损耗来调高DC-DC效率的目的。

本实施例中主控器U4选用ST公司销售的STM8S003F6型主控器，电位器U3选用intersil公司销售的X9C504型数字电位器，DC-DC芯片U1选用中国台湾聚积科技销售的MBI6662型DC-DC芯片，电阻R1和电阻R2选用福州天河厂家销售的1206贴片电阻，电感L1选用伍尔特销售的100uH-1210规格，二极管D1选用常州广达销售的SS38型二极管，电容C1、电容C2、电容C3和电容C4选用福州天河厂家销售的0805封装贴片电容。

综上所述，通过主控器U4的IO端调节电位器U3的阻值进而调节DC-DC芯片U1的开关频率，当PWM占空比占比较大的时候降低DC-DC芯片U1的开关频率达到高效率的目的；当PWM占空比占比较小的时候提高DC-DC芯片U1的开关频率达到更好的调光线性度的目的；通过上面两种方式的结合实现兼顾DC-DC调光线性度和效率的目的。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。