具体实施方式

在进行下面的详细描述之前，阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“A、B、C中的至少一个”包括以下组合中的任意一个：A、B、C、A和B、A和C、B和C、A和B和C。

贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。

在本专利文件中，模块的应用组合以及子模块的划分层级仅用于说明，在不脱离本公开的范围内，模块的应用组合以及子模块的划分层级可以具有不同的方式。

在本发明中，以互补金属氧化物晶体管CMOS为例来进行说明，但是本领域技术人员应该理解，本发明的概念同样也可以应用到其他领域当中，例如，可以通过HBT、BJT、BiCMOS、GaN等工艺来设计和实现。

图1是示出了根据本发明实施例的低噪声放大器LNA的一个示例的框图。

参考图1，低噪声放大器LNA 100包括放大器电路101和线性度(IIP3)优化电路102。通过IIP3优化电路102可以通过抵消放大器电路101中晶体管的非线性跨导，而提供较高的线性度，从而使得低噪声放大器在更高的增益情况下向下切换增益档位，从而能够更好的抑制后面电路的噪声，提高接收机的接收性能，以及提高了接收链路的通信质量。

在图1的示例中，放大器电路101采用共源共栅放大器的结构，以实现高增益、高宽带以及更好的隔离度的效果。然而，本领域技术人员应该清楚，放大器电路101也可以根据需求采用单极共源放大器、共栅放大器、分布式放大器、反馈式放大器等结构。

图2是示出了根据本发明实施例的低噪声放大器的示例的电路图。

参考图2，晶体管M1和M2、电感器L1和L2、电容器C1和C2以及电阻器R1组成了共源共栅cascode结构的放大器电路，其具有高增益、高隔离、高稳定性的特点。此外，晶体管M3-M12、电容器C3以及电流源Ib组成了用于低噪声放大器的线性度(IIP3)优化电路，用于为共源共栅cascode结构的放大器电路添加额外的线性度提高电路来提高低噪声放大器的线性度。

具体地，在图2的cascode结构的放大器电路中，电容器C1连接在射频输入端口rfin和晶体管M1的栅极之间，用作隔直电容器。电阻器R1的一端连接到晶体管M1的栅极，并且另一端连接到第一输入电压vb1，用于为晶体管M1提供偏置电压。晶体管M1的源极连接到电感器L1的一端，并且晶体管M1的漏极连接到晶体管M2的源极。电感器L1的一端与晶体管M1的源极连接，并且其另一端连接到接地节点。晶体管M2的栅极连接到第二输入电压vb2，晶体管M2的源极连接到晶体管M1的漏极，并且晶体管M2的漏极连接在电容器C2和电感器L2之间。电容器C2的一端连接到晶体管M2的漏极，并且其另一端连接到射频输出端口rfout。电感器L2的一端连接到晶体管M2的漏极，并且其另一端连接到电源电压VDD。当低噪声放大器正常工作时，放大器电路中的晶体管M1的漏极V1的电压变化会使得晶体管M1产生一个较大的交流电流I2，变化的交流电流I2会产生时变的跨导gm，从而恶化低噪声放大器的线性度IIP3。

在图2的线性度(IIP3)优化电路中，电容器C3的一端连接到晶体管M1和M2之间，并且其另一端连接到晶体管M12的漏极。晶体管M12的栅极连接到第三输入电压pd_IIP3，并且其源极连接到晶体管M3的栅极。根据第三输入电压pd_IIP3，可以设置晶体管M12的开启和关断，从而控制线性度(IIP3)优化电路的开启和关断。

晶体管M3的源极接地，并且其栅极与漏极连接，以分别连接到晶体管M12的源极，以及晶体管M4的漏极、晶体管M8的漏极、晶体管M9的漏极、以及晶体管M10的漏极。

晶体管M4的栅极分别与晶体管M5、M6、M7和M11的栅极连接，并且其源极连接到电源电压VDD。

晶体管M5的源极连接到电源电压VDD，并且其漏极连接到晶体管M8的源极。晶体管M8的栅极连接到第一控制端ct0，并且其漏极连接到晶体管M3的漏极。晶体管M5与晶体管M8形成第一电流支路，以根据第一控制端ct0的控制，调整电流支路的开启和关断。

晶体管M6的源极连接到电源电压VDD，并且其漏极连接到晶体管M9的源极。晶体管M9的栅极连接到第二控制端ct1，并且其漏极连接到晶体管M3的漏极。晶体管M6与晶体管M9形成第二电流支路，以根据第二控制端ct1的控制，调整电流支路的开启和关断。

晶体管M7的源极连接到电源电压VDD，并且其漏极连接到晶体管M10的源极。晶体管M10的栅极连接到第三控制端ct2，并且其漏极连接到晶体管M3的漏极。晶体管M7与晶体管M10形成第三电流支路，以根据第三控制端ct2的控制，调整电流支路的开启和关断。

晶体管M11的源极与电源电压VDD连接，其栅极与漏极连接，并且连接到晶体管M4-M7的栅极，以及电流源Ib的一端。电流源Ib的一端与晶体管M11的漏极连接，并且其另一端接地。

参考图2，在图2的IIP3优化电路中，通过晶体管M4、M5、M6、M7和M11组成的电流镜像电路给晶体管M3提供偏置电流，并且通过晶体管M8、M9和M10组成的开关阵列提供一个3bits共8档的电流控制来控制第一电流支路到第三电流支路的开启和关断，用于调节提供到晶体管M3的偏置电流。其中，晶体管M3是和晶体管M1同种类型、并且单管尺寸相同的晶体管。优选地，晶体管M3的叉指(finger)数是晶体管M1的十分之一左右。当通过开关管M12的导通，而开启IIP3优化电路之后，二极管接法的晶体管M3同样会产生一个交流电流I3，其中，I1，I2，I3的关系为：I3＝I1-I2，因此，I3和I2是反相关系。通过调节第一控制端ct0-第三控制端ct2的控制电压，可以实现八个档位来调节晶体管M3的电流，从而调节I3的相位和幅值，从而实现对于放大器电路线性度的补偿。当I3和I2的矢量相加幅值最小时，可以抵消到大部分晶体管M1的非线性。通过调整经过晶体管M3的偏置电流，可以调整电流I3以抵消晶体管M1的非线性，从而提高低噪声放大器的线性度IIP3。

图3示出了根据本发明实施例的低噪声放大器的IIP3的模拟结果示意图。

假设在低噪声放大器的输入端加入一个输入50ohm的端口port0，在输出端加入一个50ohm的端口port1。在输入端口port0加入两个频率差1MHz的射频信号，其频率分别是N77频段的中间频率3749MHz和3750MHz。当用作开关的晶体管M12处于关断状态下线性度模拟结果如图3所示。在图3中，IIP3的模拟结果为9.43dBm。

图4示出了根据本发明实施例的低噪声放大器的IIP3的另一个模拟结果示意图。

假设在低噪声放大器的输入端加入一个输入50ohm的端口port0，在输出端加入一个50ohm的端口port1。在输入端口port0加入两个频率差1MHz的射频信号，其频率分别是N77频段的中间频率3749MHz和3750MHz。当用作开关的晶体管M12处于开启(导通)状态下线性度模拟结果如图4所示。通过轮流设置M8、M9和M10的开启和关断，可以实现偏置电流的8档位调节。通过调节M8/M9/M10三个开关进行模拟可知，在上述负载的情况下，在晶体管M12处于开启时的最优线性度处，IIP3的模拟结果为12.67dBm。可知线性度提高了3dB左右。

根据本发明实施例的线性度优化电路具有功耗低，结构简单，可编程等优点，通过模拟可知在开启线性度优化电路的情况下可以使得线性度提高3dB以上。

虽然在本发明中示出了三个电流支路，但是本领域技术人员应该理解，在不脱离本发明范围的情况下，可以调整电流支路的结构和数量。

尽管已经用示例性实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。

本发明中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。