阅读说明：本技术 超宽带高增益低噪声放大器 (Ultra-wideband high-gain low-noise amplifier ) 是由 李振荣 王思敏 刘博宇 程夏禹 庄奕琪 于 2019-09-30 设计创作，主要内容包括：本发明公开了一种超宽带高增益低噪声放大器,包括输入匹配级、增益放大级和输出匹配级三级级联结构。输入匹配级电路,包括第一晶体管M<Sub>1</Sub>、第一电容C<Sub>1</Sub>、第一负载电阻R<Sub>L1</Sub>、第一补偿电感L<Sub>1</Sub>、第二补偿电感L<Sub>2</Sub>以及源极负反馈电感L<Sub>S</Sub>,构成共栅极结构；增益放大级电路,包括第二晶体管M<Sub>2</Sub>、第三晶体管M<Sub>3</Sub>、第二负载电阻R<Sub>L2</Sub>、第三补偿电感L<Sub>3</Sub>以及第四补偿电感L<Sub>4</Sub>,构成共源共栅结构；输出匹配级电路,由第四晶体管M<Sub>4</Sub>、第三负载电阻R<Sub>L3</Sub>、第五补偿电感L<Sub>5</Sub>以及第二隔直电容C<Sub>2</Sub>,构成共源极结构。本发明在3-11GHz频带范围输入输出匹配性能良好、有平坦且高的增益,可用于无线通信系统前端接收机芯片中。(The invention discloses an ultra-wideband high-gain low-noise amplifier which comprises an input matching stage, a gain amplification stage and an output matching stage, wherein the input matching stage, the gain amplification stage and the output matching stage are in a three-stage cascade structure. An input matching stage circuit including a first transistor M 1 A first capacitor C 1 A first load resistor R L1 A first compensation inductance L 1 A second compensation inductance L 2 And source degeneration inductance L S Forming a common gate structure; a gain amplifier stage circuit including a second transistor M 2 A third transistor M 3 A second load resistor R L2 A third compensation inductance L 3 And a fourth compensation inductance L 4 Forming a cascode structure; an output matching stage circuit composed of a fourth transistor M 4 A third load resistor R L3 The fifth compensation inductance L 5 And a second DC blocking capacitor C 2 And a common source structure is formed. The invention has good input and output matching performance in the frequency band range of 3-11GHz, has flat and high gain, and can be used in a front-end receiver chip of a wireless communication system.)

超宽带高增益低噪声放大器

技术领域

本发明属于微电子器件技术领域，特别涉及一种超宽带低噪声放大器，可用于无线通信系统前端接收机芯片中。

背景技术

低噪声放大器是无线通信系统中接收机前端的第一个模块，主要用于将天线接收的微弱信号放大之后交给接收机后级模块处理。低噪声放大器的性能对整个接收机电路的影响很大，因此低噪声放大器应该具有较低的噪声系数、良好的增益。最近十几年，随着无线通信的快速发展，要求低噪声放大器不仅要考虑对工作频段信号的放大处理，还要其能覆盖多个频段，在超宽带范围内满足输入和输出匹配、高增益以及低噪声等要求。随着移动电子设备的普及，同时也要求低噪声放大器具有较低的功耗。而对于超宽带低噪声放大器来说，在超宽频段内满足这些性能指标是很困难的。

现有的超宽带低噪声放大器如图1所示，该超宽带低噪声放大器包括三级电路，其中，第一级电路采用共栅极结构，其由第一晶体管M₁、第一电感L_S以及第一负载电阻R₁构成；第二级电路采用共源共栅结构，由第二晶体管M₂、第三晶体管M₃、第二电感L₁以及第二负载电阻R₂构成；第三级电路采用源极跟随器结构做缓冲级，由第四晶体管M₄和电流源I_S构成。高频时，电路输出节点处的寄生电容不能忽略，这会导致超宽带低噪声放大器电路在高频时增益降低，增大电路增益平坦度数值。源极跟随器结构虽然有良好的宽带输出匹配特性，但是会在增大噪声的同时降低前级增益，导致在整个工作频段内超宽带低噪声放大器电路增益不高。

发明内容

本发明目的在于针对上述现有技术的不足，提出一种超宽带高增益低噪声放大器，在不增加功耗的同时提高电路增益、降低增益平坦度数值。

为实现上述目的，本发明的超宽带低噪声放大器，包括输入匹配级电路、增益放大级电路和输出匹配级电路三级级联结构，其特征在于：

所述输入匹配级电路，包括第一晶体管M₁、第一电容C₁、第一负载电阻R_L1、第一补偿电感L₁、第二补偿电感L₂以及源极负反馈电感L_S；第一晶体管M₁，其栅极连接第一直流偏置电压V_bs1，其源极通过第一隔直电容C₁连接输入信号，源极与地之间连接源极负反馈电感L_S，其漏极分别连接第二补偿电感L₂的一端和第一负载电阻R_L1的一端，第一负载电阻R_L1的另一端连接第一补偿电感L₁的一端，第一补偿电感L₁的另一端连接电源电压VDD，构成共栅极结构；

所述增益放大级电路，包括第二晶体管M₂、第三晶体管M₃、第二负载电阻R_L2、第三补偿电感L₃以及第四补偿电感L₄；第二晶体管M₂，其栅极连接第二补偿电感L₂的另一端，其源极连接地，其漏极连接第三晶体管M₃的源极；第三晶体管M₃，其栅极连接第二直流偏置电压V_bs2，其漏极分别连接第四补偿电感L₄的一端和第二负载电阻R_L2的一端，第二负载电阻R_L2的另一端连接第三补偿电感L₃的一端，第三补偿电感L₃的另一端连接电源电压VDD，构成共源共栅结构；

所述输出匹配级电路，包括第四晶体管M₄、第三负载电阻R_L3、第五补偿电感L₅以及第二隔直电容C₂；第四晶体管M₄，其栅极连接第四补偿电感L₄的另一端，其源极连接地，其漏极分别连接第三负载电阻R_L3的一端和第二隔直电容C₂的一端，第二隔直电容C₂的另一端连接信号输出端，第三负载电阻R_L3的另一端连接第五补偿电感L₅的一端，第五补偿电感L₅的另一端连接电源电压VDD，构成共源极结构。

本发明与现有技术相比具有如下优点：

本发明由于在三级级联电路中均采用电感补偿技术，补偿高频时各级电路输出节点处寄生电容引起的增益降低，不仅使增益平坦化，而且拓展了带宽；

本发明输出匹配级电路采用共源极结构，能在宽频段内实现良好的输出匹配，同时在整个频带内提高了增益。

附图说明

图1为现有超宽带低噪声放大器的电路拓扑结构图；

图2为本发明超宽带低噪声放大器的电路拓扑结构图；

图3为本发明的输入匹配仿真结果图；

图4为本发明的输出匹配仿真结果图；

图5为本发明的功率增益仿真结果图；

图6为本发明的噪声系数仿真结果图。

具体实施方式

以下结合附图，对本实施例具体实施方式作进一步详细描述。

参照图2，本实施例超宽带低噪声放大器包括输入匹配级、增益放大级和输出匹配级三级级联电路结构。其中输入匹配级电路采用共栅结构，能在高频满足良好的输入阻抗匹配；增益放大级电路采用共源共栅结构，其输出阻抗大，能产生很大的增益；输出匹配级电路采用共源极结构，以在宽频带内能实现良好的输出阻抗匹配，同时提高电路增益。电路信号从输入匹配级电路输入，通过增益放大级电路进行放大，最终从输出匹配级电路输出。

所述输入匹配级电路，包括第一晶体管M₁、第一电容C₁、第一负载电阻R_L1、第一补偿电感L₁、第二补偿电感L₂以及源极负反馈电感L_S；第一晶体管M₁，其栅极连接第一直流偏置电压V_bs1，其源极通过第一隔直电容C₁连接输入信号，其漏极分别连接第二补偿电感L₂的一端和第一负载电阻R_L1的一端，源极与地之间连接源极负反馈电感L_S，其中第一隔直电容C₁能隔绝输入端直流信号，防止输入端直流信号对本超宽带低噪声放大器电路的影响；源极负反馈电感L_S用于提供输入阻抗；第一负载电阻R_L1的另一端连接第一补偿电感L₁的一端，第一补偿电感L₁的另一端连接电源电压VDD，构成共栅极结构，其中第一补偿电感L₁和第二补偿电感L₂，用于抵消第一晶体管M₁漏极输出节点处寄生电容对电路增益的影响，提高输入匹配级电路高频增益，拓展增益带宽。

所述增益放大级电路，包括第二晶体管M₂、第三晶体管M₃、第二负载电阻R_L2、第三补偿电感L₃以及第四补偿电感L₄；第二晶体管M₂，其栅极连接第二补偿电感L₂的另一端，其源极连接地，其漏极连接第三晶体管M₃的源极；第三晶体管M₃，其栅极连接第二直流偏置电压V_bs2，其漏极分别连接第四补偿电感L₄的一端和第二负载电阻R_L2的一端，其中第三晶体管M3提供了良好的输入输出反向隔离度和高增益，第二晶体管M2和第三晶体管M3共用电流，在提供高增益的同时降低功耗；第二负载电阻R_L2的另一端连接第三补偿电感L₃的一端，第三补偿电感L₃的另一端连接电源电压VDD，构成共源共栅结构，其中第三补偿电感L₃和第四补偿电感L₄，用于抵消第三晶体管M₃漏极输出节点处寄生电容对电路增益的影响，提高输入匹配级电路高频增益，拓展增益带宽。

所述输出匹配级电路，包括第四晶体管M₄、第三负载电阻R_L3、第五补偿电感L₅以及第二隔直电容C₂；第四晶体管M₄，其栅极连接第四补偿电感L₄的另一端，其源极连接地，其漏极分别连接第三负载电阻R_L3的一端和第二隔直电容C₂的一端，第二隔直电容C₂的另一端连接信号输出端，其中第二隔直电容C₂能隔绝输出端直流信号，防止输出端直流信号对本电路的影响；第三负载电阻R_L3的另一端连接第五补偿电感L₅的一端，第五补偿电感L₅的另一端连接电源电压VDD，构成共源极结构，其中第三负载电阻R_L3用于提供输出阻抗，第五补偿电感L₅用于抵消第四晶体管M₄漏极输出节点处寄生电容对输出阻抗的影响，减小输出阻抗虚部绝对值，保证输出匹配级电路在较宽频带内保持良好的输出匹配性能，同时提高输出匹配级电路高频增益。

本实例的工作原理如下：

电路信号通过第一隔直电容C₁耦合到输入匹配级电路中第一晶体管M₁源级，通过第一晶体管M₁漏极，从增益放大级电路中第二晶体管M₂栅极输入，通过第三晶体管M₃漏极，从输出放大级电路中第四晶体管M₄栅极输入，最终通过第四晶体管M₄漏极，经第二隔直电容C₂输出。其中第一隔直电容C₁、第二隔直电容C₂的值过大或者过小都会影响电路的频率特性，因此其大小均在10pF附近调节确定。

由于第一级输入匹配级电路为共栅极结构，其第一晶体管M₁的跨导为g_m1，栅源寄生电容为C_gs1，源漏电阻为r_O2，信号源内阻为R_S，其阻值通常为50欧姆，则本电路的输入阻抗Z_in为：

其中，s＝jω，j为虚数单位，ω为角频率。

在低频时，源极负反馈电感L_S感抗值很小，此时输入阻抗Z_in大小主要由源极负反馈电感L_S决定；随着频率的增大，源极负反馈电感L_S感抗值逐渐增大，第一晶体管M₁的跨导g_m1>>sC_gs1，此时输入阻抗Z_in近似等于第一晶体管M₁的跨导g_m1的倒数，输入阻抗达到最佳匹配时，输入阻抗Z_in的值为50欧姆，即第一晶体管M₁的跨导g_m1大小可在20mS附近调节确定。

考虑输入匹配级电路输出节点处寄生电容C_L1对电路的影响，则输入匹配级电路的增益为：

其中，

Z_out1＝[(1+g_m1r_O1)(R_S||sL_S)+r_O1]||(R_L1+sL₁)， <3>

由式<2>可以看出，第一补偿电感L₁、第二补偿电感L₂抵消了输入匹配级电路输出节点处寄生电容C_L1对电路的影响，拓展了电路的带宽，同时提高了电路的高频增益。由于输入匹配级电路输出节点处寄生电容C_L1的值在20～30fF范围内，因此第一补偿电感L₁大小在600～900pn范围内调节确定，第二补偿电感L₂大小在1.4～1.9n范围内调节确定。

由于第二级增益放大级电路采用共源共栅结构，其第二晶体管M₂的跨导为g_m2，源漏电阻为r_O2，第三晶体管M₃的跨导为g_m3，源漏电阻为r_O3，考虑增益放大级电路输出节点处寄生电容C_L2，则该级电路增益为：

其中，

由式<4>可以看出，第三补偿电感L₃、第四补偿电感L₄抵消了增益放大级电路输出节点处寄生电容C_L2对电路的影响，拓展了电路的带宽，同时提高了电路的高频增益。由于增益放大级电路输出节点处寄生电容C_L2的值在20～30fF范围内，因此第三补偿电感L₃大小在600～900pn范围内调节确定，第四补偿电感L₄大小在1.4～1.9n范围内调节确定。

由于第三级输出匹配级电路采用共源极结构，其第四晶体管M₄的跨导为g_m4，源漏电阻为r_O4，考虑输出匹配级电路输出节点处寄生电容C_L2，整个电路输出阻抗Z_out为：

Z_out＝r_O4||(R_L3+sL₅)||C_L3， <6>

由式<6>可以看出，第五补偿电感L₅抵消了输出匹配级电路输出节点处寄生电容C_L2对电路的影响，拓展了电路的带宽，同时提高了电路的高频增益。由于输出匹配级电路输出节点处寄生电容C_L3的值在20～30fF范围内，因此第五补偿电感L₅大小在600～900pn范围内调节确定。

根据第四晶体管M₄源漏电阻r_O4通常很大，其与负载阻抗(R_L3+sL₅)并联后得到的阻抗基本等于负载阻抗(R_L3+sL₅)，输出阻抗实部近似等于第三负载电阻R_L3，输出阻抗达到最佳匹配时，输出阻抗Z_out的值为50欧姆的情况，因此第三负载电阻R_L3的取值可在50Ω附近调节确定，其第三级输出匹配级电路的增益为：

|A₃|＝g_m4Z_out， <7>

由于输出阻抗Z_out的值为50欧姆，则第四晶体管M₄的跨导g_m4的值大于20mS时输出匹配级才有大于1的增益。

整个电路的增益为三级电路增益的叠加，最终本发明电路的总体增益|A|为：

|A|＝|A₁|·|A₂|·|A₃| <8>

本发明效果可通过以下仿真进一步说明：

1.仿真条件

在频带3～11GHz范围内，对本发明图2所示电路采用了55nm CMOS工艺模型，在电源电压VDD为1.2V的条件下，利用Cadence仿真工具对其进行仿真。

2.仿真内容

仿真1，在上述条件下对本发明电路的输入匹配进行仿真，结果如图3所示，由图3可知，本发明电路有良好的输入匹配效果。

仿真2，在上述条件下对本发明电路的输出匹配进行仿真，结果如图4所示，由图4可知，本发明电路有良好的输出匹配效果。

仿真3，在上述条件下对本发明电路的功率增益进行仿真，结果如图5所示，由图5可知，本发明电路在3～11GHz频段内增益为18.2～19.1dB，可在超宽带范围内实现较高增益，且增益平坦度数值较低。

仿真4，在上述条件下对本发明电路的噪声进行仿真，结果如图6所示，由图6可知，本发明电路在3～11GHz频段内噪声系数为2.9～3.3dB，本发明电路在超宽频段内满足低噪声要求。

仿真5，在上述条件下对本发明电路的功耗进行仿真，其功耗仅为9.5mW。

仿真结果表明，本发明在输入与输出匹配、增益、噪声、功耗和带宽方面均比现有技术具有优势。

以上描述仅是本发明的一个具体实施实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。