阅读说明：本技术 基于分布式注入与变压器的宽带注入锁定分频器 (Broadband injection locking frequency divider based on distributed injection and transformer ) 是由 马建国 邢子哲 于 2019-10-13 设计创作，主要内容包括：本发明公开了一种基于分布式注入与变压器的宽带注入锁定分频器：一号交叉耦合管、二号交叉耦合管、一号nMOS注入管、一号pMOS注入管、二号nMOS注入管、二号pMOS注入管、电流源管、pMOS输出管、一号传输线、二号传输线、三号传输线、四号传输线、一号输出缓冲器、二号输出缓冲器、一号变压器和二号变压器,一号变压器包括一号初级线圈、一号次级线圈、一号第三级线圈、一号变压器电容,二号变压器包括二号初级线圈、二号次级线圈、二号第三级线圈、二号变压器电容。本发明可以实现较宽的锁定范围,并且在相位噪声、功耗、输出功率等方面达到了较好的整体性能,具有较好的应用前景。(The invention discloses a broadband injection locking frequency divider based on distributed injection and a transformer, which comprises the following components: the first transformer comprises a first primary coil, a first secondary coil, a first tertiary coil and a first transformer capacitor, and the second transformer comprises a second primary coil, a second secondary coil, a second tertiary coil and a second transformer capacitor. The invention can realize a wider locking range, achieves better overall performance in the aspects of phase noise, power consumption, output power and the like, and has better application prospect.)

基于分布式注入与变压器的宽带注入锁定分频器

技术领域

本发明涉及微波工程领域，更具体的说，是涉及一种基于分布式注入与变压器的宽带注入锁定分频器。

背景技术

分频器作为锁相环系统中关键的模块之一，其性能将直接影响信号源的质量与收发机系统的整体性能。在实现分频功能的同时，我们必须要综合考虑分频器的锁定范围、功耗、相位噪声、输出功率和芯片面积等性能指标。分频器可分为静态分频器、可再生分频器与注入锁定分频器。其中，注入锁定分频器因其工作频率高且功耗小而受到了持续的关注。在锁相环系统中，注入锁定分频器的锁定范围需要覆盖压控振荡器的输出频率范围。为避免工艺偏差造成的影响，保证锁相环系统的良好性能，达到宽的锁定范围成为设计注入锁定分频器的主要挑战。

目前，已有多种可以扩展锁定范围技巧被应用于注入锁定分频器的设计中。2013年，Yue Chao与Howard C.Luong提出了频率跟踪的方法，能增大注入管的注入效率，改善锁定范围[1]。2016年，Sheng Lyang Jang等人使用了三阶谐振腔来减小分频器谐振腔的品质因数，从而提高了锁定范围[2]。2017年，Alireza Imani与Hossein Hashemi提出了分布式注入的方式，利用多个节点注入的能量，使分频器在更多的谐振点完成了分频的功能，提高带宽[3]。但是现有的以上方法对锁定范围的提升效果有限，且未能在各项指标之间做到最优的折中，无法满足系统对注入锁定分频器的严格要求。

因此，如何更好地扩大锁定范围，已成为注入锁定分频器设计中的关键问题。

【参考文献】

[1]Y.Chao and H.C.Luong,“Analysis and Design of a 2.9-mW 53.4–79.4-GHz Frequency-Tracking Injection-Locked Frequency Divider in 65-nm CMOS,”IEEEJ.Solid-State Circuits,vol.48,no.10,pp.2403–2418,Oct.2013.

[2]S.L.Jang et al.“Triple-Resonance RLC-Tank Divide-By-2Injection-Locked Frequency Divider”,Electronics Letters,vol.52,no.8,pp.624-626,April2016.

[3]Alireza Imani and Hossein Hashemi,“Distributed Injection-LockedFrequency Dividers”,IEEE J.Solid-State Circuits.vol.52.no.8.pp.2083-2093.August 2017.

发明内容

基于上述需求，本发明提出了一种基于分布式注入与变压器的宽带注入锁定分频器，可以实现较宽的锁定范围，并且在相位噪声、功耗、输出功率等方面达到了较好的整体性能，具有较好的应用前景。

本发明的目的是通过以下技术方案实现的。

本发明基于分布式注入与变压器的宽带注入锁定分频器，包括一号变压器和二号变压器，所述一号变压器的一号初级线圈一端接地，另一端连接一号输出缓冲器的输入端；所述一号变压器的一号次级线圈一端与电压源连接，另一端与一号第三级线圈连接，且分别连接二号nMOS注入管和二号pMOS注入管的漏极；所述一号变压器的一号第三级线圈一端与一号次级线圈连接，另一端分别连接一号交叉耦合管漏极、二号交叉耦合管栅极、一号nMOS注入管漏极、一号pMOS注入管漏极；

所述二号变压器的二号初级线圈一端接地，另一端连接二号输出缓冲器的输入端；所述二号变压器的二号次级线圈一端与电压源连接，另一端与二号第三级线圈连接连接，且分别连接二号nMOS注入管和二号pMOS注入管的源极；所述二号变压器的二号第三级线圈一端与二号次级线圈连接，另一端分别连接一号交叉耦合管栅极、二号交叉耦合管漏极、一号nMOS注入管源极、一号pMOS注入管源极；

所述一号交叉耦合管源极和二号交叉耦合管源极均连接电流源管漏极，所述电流源管源极接地，所述电流源管栅极输入控制电压；所述一号nMOS注入管栅极经三号传输线连连接输入信号负向端；所述二号nMOS注入管栅极依次经四号传输线、三号传输线连接输入信号负向端；所述一号pMOS注入管栅极经一号传输线连接输入信号正向端；所述二号pMOS注入管栅极依次经二号传输线、一号传输线连接输入信号正向端。

所述一号输出缓冲器和二号输出缓冲器的电路结构相同，均包括pMOS输出管，所述pMOS输出管源极接地，栅极作为输出缓冲器输入端，漏极分别连接电感、谐波短路电容、输出电容；所述电感一端连接pMOS输出管漏极，另一端分别连接旁路电容和电压源，所述旁路电容一端连接电感，另一端接地；所述谐波短路电容一端连接pMOS输出管漏极，另一端接地；所述输出电容一端连接pMOS输出管漏极，另一端作为输出缓冲器输出端。

与现有技术相比，本发明的技术方案所带来的有益效果是：

(1)本发明拓扑利用了分布式注入，在多个谐振点处产生多段相互交叉的锁定范围，形成整体的宽锁定范围的效果。此外，采用的四阶谐振腔进一步扩展了锁定范围。

(2)本发明拓扑采用了峰化电感技术，令谐振腔在谐振点处的阻抗峰值增大，降低了电路的功耗。并通过优化变压器、注入管、交叉耦合管等元件参数，可在功耗、输出功率等方面达到较好的整体性能。

(3)本发明拓扑结构简单，便于集成化。

附图说明

图1是本发明基于分布式注入与变压器的宽带注入锁定分频器示意图；

图2是输出buffer示意图；

图3是输出敏感度曲线仿真结果示意图。

附图标记：M₁一号交叉耦合管，M₂二号交叉耦合管，M₃一号nMOS注入管，M₄一号pMOS注入管，M₅二号nMOS注入管，M₆二号pMOS注入管，M₇电流源管，M₈pMOS输出管，TL₁一号传输线，TL₂二号传输线，TL₃三号传输线，TL₄四号传输线，L₁一号初级线圈，L₂一号次级线圈，L₃一号第三级线圈，L₄二号初级线圈，L₅二号次级线圈，L₆二号第三级线圈，C_t1一号变压器电容，C_t2二号变压器电容，Buffer1一号输出缓冲器，Buffer2二号输出缓冲器，L_b电感，C₁旁路电容，C₂谐波短路电容，C_out输出电容。

具体实施方式

为了更清楚的说明本发明的技术方案，下面结合附图对本发明作进一步的描述。

本发明提出了一种基于分布式注入与变压器的宽带注入锁定分频器。此拓扑由交叉耦合对管，变压器与输出buffer组成。此拓扑采用了分布式差分注入的方式，增强了注入电流与注入效率，并采用高阶变压器作为谐振腔，在不使用可变电容管进行调谐的条件下，有效增大了分频器的锁定范围，并且减少了控制电压的数量，简化了操作。同时，高阶变压器的设计结合了峰化电感技术，降低了电路的功耗。此外还对传统的buffer的结构进行了改进，增强了谐波抑制能力，保持了较宽的锁定范围。

LC结构的注入锁定分频器可用式(1)来表示其锁定范围与电路参数间的关系。

其中，Q为谐振腔的品质因数，f_center为分频器自谐振频率，η为注入管的注入效率，I_inj为注入电流，I_osc为分频器电路的直流电流。可见为了扩大分频器的锁定范围，需要增大注入效率η，并减小谐振腔品质因数Q。但为了保证分频器的增益条件，令其稳定地工作，Q值需要足够大，否则电路功耗则会大幅增大。本发明提出的拓扑能够有效提高注入管的注入效率η，并通过选取合适的谐振腔品质因数Q，达到较好的分频器整体性能。

如图1所示，本发明基于分布式注入与变压器的宽带注入锁定分频器，包括一号变压器和二号变压器，所述一号变压器包括一号初级线圈L₁、一号次级线圈L₂、一号第三级线圈L₃、一号变压器电容C_t1，C_t1一号变压器电容两端分别连接到一号初级线圈L₁两端；所述二号变压器包括二号初级线圈L₄、二号次级线圈L₅、二号第三级线圈L₆、二号变压器电容C_t2，二号变压器电容C_t2两端分别连接到二号初级线圈L₄两端。

所述一号变压器的一号初级线圈L₁一端接地，另一端连接一号输出缓冲器Buffer1的输入端；所述一号变压器的一号次级线圈L₂一端与电压源V_DD连接，另一端与一号第三级线圈L₃连接，且分别连接二号nMOS注入管M₅和二号pMOS注入管M₆的漏极；所述一号变压器的一号第三级线圈L₃一端与一号次级线圈L₂连接，另一端分别连接一号交叉耦合管M₁漏极、二号交叉耦合管M₂栅极、一号nMOS注入管M₃漏极、一号pMOS注入管M₄漏极。

所述二号变压器的二号初级线圈L₄一端接地，另一端连接二号输出缓冲器Buffer2的输入端。所述二号变压器的二号次级线圈L₅一端与电压源V_DD连接，另一端与二号第三级线圈连接L₆连接，且分别连接二号nMOS注入管M₅和二号pMOS注入管M₆的源极。所述二号变压器的二号第三级线圈L₃一端与二号次级线圈L₅连接，另一端分别连接一号交叉耦合管M₁栅极、二号交叉耦合管M₂漏极、一号nMOS注入管M₃源极、一号pMOS注入管M₄源极。

所述一号交叉耦合管M₁源极和二号交叉耦合管M₂源极均连接电流源管M₇漏极，所述电流源管M₇源极接地，所述电流源管M₇栅极输入芯片外部的控制电压V_B。所述一号nMOS注入管M₃栅极经三号传输线连TL₃连接输入信号负向端V_inj-。所述二号nMOS注入管M₅栅极依次经四号传输线TL₄、三号传输线TL₃连接输入信号负向端V_inj-。所述一号pMOS注入管M₄栅极经一号传输线TL₁连接输入信号正向端V_inj+。所述二号pMOS注入管M₆栅极依次经二号传输线TL₂、一号传输线TL₁连接输入信号正向端V_inj+。

如图2所示，所述一号输出缓冲器Buffer1和二号输出缓冲器Buffer2的电路结构相同，均包括pMOS输出管M₈，所述pMOS输出管M₈源极接地，栅极作为输出缓冲器输入端，漏极分别连接电感L_b、谐波短路电容C₂、输出电容C_out。所述电感L_b一端连接pMOS输出管M₈漏极，另一端分别连接旁路电容C₁和电压源V_DD，所述旁路电容C₁一端连接电感L_b，另一端接地。所述谐波短路电容C₂一端连接pMOS输出管M₈漏极，另一端接地。所述输出电容C_out一端连接pMOS输出管M₈漏极，另一端作为输出缓冲器输出端。

一号交叉耦合管M₁源极和二号交叉耦合管M₂在导通时为分频器电路提供负阻，补偿谐振腔的损耗。一号nMOS注入管M₃、一号pMOS注入管M₄、二号nMOS注入管M₅、二号pMOS注入管M₆，相当于混频器，将注入的二倍频信号与基频反馈信号混频，从而得到基频输出，完成分频功能。此拓扑的一号nMOS注入管M₃、一号pMOS注入管M₄与二号nMOS注入管M₅、二号pMOS注入管M₆分别是两对nMOS与pMOS源漏极相互连接的注入管。实现了差分注入的同时，增强了跨导，提高注入效率，减小了总体寄生电容的大小，使得分频器的锁定范围有所改善。变压器采用同轴耦合与垂直耦合相结合的方式，减小变压器的寄生电容，同时令L₁L₂L₃、L₄L₅L₆间的耦合系数几乎相等。一号变压器电容C_t1和二号变压器电容C_t2用于调节变压器的参数。最后输出信号由变压器的耦合至buffer的输入端，输出至下一级分频器。

本发明提出的分频器采用了四阶谐振腔，减小了谐振腔相移，更利于分频器满足注入锁定的相位条件。传统的二阶LC谐振腔的相位响应曲线在中心频点处斜率较大，使得谐振腔在较宽频段内的相移过大，很难被注入管提供的相移补偿，导致分频器的锁定范围变小。虽然二阶LC谐振腔的阻抗大小在中心频点处较大，可充分满足增益条件，但较陡的相位响应曲线无法在较宽的带宽内满足相位条件，整体锁定范围较窄。为改善这种状况，此拓扑采用四阶LC谐振腔，来有效扩展锁定范围。四阶LC谐振腔的阻抗大小呈现两个相邻的峰值，其相位响应在0°附近呈现为波纹状的平缓曲线，能在更宽的带宽内满足分频器注入锁定的增益条件与相位条件。

为了进一步扩展锁定范围，此拓扑采用了分布式注入的方法，通过增大iinj来增大锁定范围。传统的注入锁定分频器只有一个谐振点，注入电流大小与频率无关，锁定范围有限。而分布式注入的方法能增强注入电流，可令分频器在多个谐振点都满足起振条件，因此锁定范围与分频器所需的注入功率都有所改善。分布式注入的注入电流大小与频率ω相关，当频率大于第一谐振点时，其注入电流逐步增大，且大于传统结构的电流大小。注入级数与锁定范围呈现正比关系，但此拓扑出于芯片面积的考虑，选择了两级分布式注入，已能达到较宽的锁定范围。通过仔细选择注入管M₃～M₆的尺寸与L₂、L₃的电感值，令两级的注入电流正向叠加。因此，分频器自谐振频率以上的频段内的注入电流得到了增强，有效增强了注入分频器的能量，提高了最高分频频率，扩大了锁定范围。

除了分布式注入，此拓扑还采用了差分注入的方式，采用nMOS与pMOS源漏极相互连接的形式，增强了注入管跨导，增大注入电流，减小了总体寄生电容的大小，使得分频器的锁定范围有所改善。同时，差分注入管便于与VCO的差分输出进行连接。

本发明的输出buffer采用了谐波抑制技术。注入锁定分频器作为锁相环的第一级分频器，输出信号的基波应大于其谐波。在图2所示的输出buffer中，电感L_b与旁路电容C₁用于偏置pMOS输出管M8。为了滤除谐波，L_b的电感值往往较大，否则谐波大小将大于基波，导致信号质量较差，锁定范围变窄。但是L_b占用了过大的芯片面积。所以，本发明在偏置网络中再引入谐波短路电容C₂，使得偏置网络对于二次与三次谐波变为交流地，从而达到抑制谐波的作用。通过仿真对比，此buffer结构可将基波与二次谐波的功率比提高10.91dB。

如图3所示，仿真验证本发明在0dBm注入功率下可达到22.8-36.3GHz(45.7％)的锁定范围，功耗为3.54mW，达到了较宽的锁定范围和较好的整体性能。

尽管上面结合附图对本发明的功能及工作过程进行了描述，但本发明并不局限于上述的具体功能和工作过程，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可以做出很多形式，这些均属于本发明的保护之内。