阅读说明：本技术 级联ldo稳压器 (Cascade LDO voltage stabilizer ) 是由 杜定坤 J·B·弗莱彻 于 2018-05-23 设计创作，主要内容包括：公开了一种稳压器。该稳压器为级联的,包括第一级和第二级。第一级可以是包括由第一PMOS晶体管实现的源极跟随器的无电容器的第一级,其中第一PMOS晶体管在其相应栅极端子上接收第一参考电压。第一级被耦接以接收来自外部电压源的第一电压,并向第二级提供第二电压。第二级可直接且唯一地耦接到第一级,其中耦接到第一级输出的一个不具有电容器或连接。第二级可在输出节点上提供输出电压,其中输出电压小于第二电压。(A voltage regulator is disclosed. The voltage regulator is cascaded and comprises a first stage and a second stage. The first stage may be a capacitor-less first stage including a source follower implemented by a first PMOS transistor, wherein the first PMOS transistor receives a first reference voltage on its respective gate terminal. The first stage is coupled to receive a first voltage from an external voltage source and to provide a second voltage to the second stage. The second stage may be directly and exclusively coupled to the first stage, with one coupled to the first stage output having no capacitors or connections. The second stage may provide an output voltage on the output node, where the output voltage is less than the second voltage.)

级联LDO稳压器

技术领域

本公开涉及电子电路，并且更具体地涉及稳压器电路。

背景技术

稳压器通常用于多种电路以便向特定电路提供期望的电压。为此，有多种稳压器电路可用于满足各种应用。线性稳压器用于许多不同的应用中，其中可用的供电电压超出待供电电路的合适的值。因此，线性稳压器可输出小于所接收的供电电压的电压。

一些线性稳压器可分级被实现。每个级可有助于基于所提供的输入电压(例如，来自外部源)生成输出电压。这些级可彼此耦接，其中电容器耦接到每个级的输出。这些电容器可稳定由各级输出的电压。在实现于集成电路(IC)上的稳压器中，给定稳压器级的输出可具有用于耦接到在IC(例如，在印刷电路板或PCB上)外部实现的电容器的外部连接。

发明内容

本文公开了一种稳压器。在一个实施方案中，稳压器为级联的，包括第一级和第二级。第一级可以是包括由第一P型金属氧化物半导体(PMOS)晶体管实现的源极跟随器的无电容器的第一级，其中第一PMOS晶体管在其相应栅极端子上接收第一参考电压。第一级被耦接以接收来自外部电压源的第一电压，并向第二级提供第二电压。第二级可通过中间节点直接且唯一地耦接到第一级，第二电压通过该中间节点输出，其中耦接到第一级输出的一个不具有电容器或连接。第二级可在输出节点上提供输出电压，其中输出电压小于第二电压。

在一个实施方案中，除了基于PMOS的源极跟随器之外，第一级包括使用PMOS晶体管实现的共源极放大器。第一级还可包括共栅极放大器，该共栅极放大器被耦接以将基本上等于第二电压的电压驱动至实现共源极放大器的PMOS晶体管的栅极端子。共源极放大器和源极跟随器两者都耦接到中间节点。

在各种实施方案中，第二级可包括被配置为驱动晶体管的栅极的运算放大器和使用PMOS晶体管实现的电流镜。电流镜可镜像由耦接到放大器输出的晶体管消耗的电流。第二级可在输出节点上输出小于第二电压的输出电压。

每个级可有助于为稳压器提供整体电源抑制比率(PSRR)的一部分。第一级可比第二级更宽松地调节。

附图说明

下面的详细描述参照附图，现在对这些附图进行简要说明。

图1是包括稳压器和功能电路块的集成电路(IC)的一个实施方案的框图。

图2是稳压器的一个实施方案的示意图。

图3是示出用于操作稳压器的方法的一个实施方案的流程图。

图4是示例性系统的一个实施方案的框图。

尽管本文所公开的实施方案易受各种修改形式和替代形式的影响，但本文的特定实施方案在附图中以举例的方式示出并在本文中详细描述。然而，应该理解，附图和对其的详细描述并非旨在将权利要求的范围限制于所公开的特定形式。相反，本申请旨在覆盖落入由所附权利要求限定的本申请的公开内容的精神和范围内的所有修改、等同物和另选方案。

本公开包括对“一个实施方案”、“特定实施方案”、“一些实施方案”、“各种实施方案”或“实施方案”的引用。出现短语“在一个实施方案中”、“在特定实施方案中”、“在一些实施方案中”、“在各种实施方案中”或“在实施方案中”并不一定是指同一个实施方案。特定特征、结构或特性可以与本公开一致的任何合适的方式被组合。

在本公开内，不同实体(其可被不同地称为“单元”、“电路”、其他部件等)可被描述或声称成“被配置为”执行一个或多个任务或操作。此表达方式—被配置为[执行一个或多个任务]的[实体]—在本文中用于指代结构(即，物理的事物，诸如电子电路)。更具体地，此表达方式用于指示此结构被布置成在操作期间执行一个或多个任务。结构可被说成“被配置为”执行某个任务，即使该结构当前并非正***作。“被配置为将积分分发到多个处理器内核的积分分发电路”旨在涵盖例如具有在操作期间执行该功能的电路的集成电路，即使所涉及的集成电路当前并非正被使用(例如电源未连接到它)。因此，被描述或表述为“被配置为”执行某个任务的实体指代用于实施该任务的物理的事物，诸如设备、电路、存储有可执行程序指令的存储器等。此短语在本文中不被用于指代无形的事物。

术语“被配置为”并不旨在意指“可配置为”。例如，未经编程的FPGA不会被认为是“被配置为”执行某个特定功能，虽然在编程之后其可能“可配置为”执行该功能。

所附权利要求书中的表述结构“被配置为”执行一个或多个任务明确地旨在对该权利要求要素不援引35 U.S.C.§112(f)。于是，所提交的本申请中没有任何权利要求旨在要被解释为具有装置-加-功能要素。如果申请人在申请过程期间想要援引节段112(f)，则其将使用“用于”[执行功能]“的装置”结构来表述权利要求要素。

如本文所用，术语“基于”用于描述影响确定的一个或多个因素。此术语不排除可能有附加因素可影响确定。也就是说，确定可仅基于指定的因素或基于所指定的因素及其他未指定的因素。考虑短语“基于B确定A”。此短语指定B是用于确定A的因素或者B影响A的确定。此短语并不排除A的确定也可基于某个其他因素诸如C。此短语也旨在覆盖A仅基于B来确定的实施方案。如本文所用，短语“基于”与短语“至少部分地基于”是同义的。

如本文所用，短语“响应于”描述触发效果的一个或多个因素。该短语并未排除其他因素可能影响或以其他方式触发效果的可能性。也就是说，效果可以仅仅响应于这些因素，或者可以响应于指定的因素以及其他未指定的因素。考虑短语“响应于B执行A”。该短语指定B是触发A的性能的因素。该短语不排除执行A也可能响应于某些其他因素，诸如C。该短语还旨在涵盖其中仅响应于B而执行A的实施方案。

如本文所用，术语“第一”、“第二”等充当其之后的名词的标签，并且不暗指任何类型的排序(例如，空间的、时间的、逻辑的等)，除非另有说明。例如，在具有八个寄存器的寄存器文件中，术语“第一寄存器”和“第二寄存器”可用于指八个寄存器中的任两个，而不是例如仅逻辑寄存器0和1。

在权利要求书中使用时，术语“或”被用作包含性的或，而不是排他性的或。例如，短语“x、y或z中的至少一个”表示x、y和z中的任何一个以及它们的任何组合。

在以下描述中，阐述了许多具体细节，以提供对所述实施方案的透彻理解。然而，本领域的普通技术人员应当认识到，可在没有这些具体细节的情况下实践所公开的实施方案的方面。在一些情况下，未详细示出熟知的电路、结构、信号、计算机程序指令和技术，以免模糊所公开的实施方案。

具体实施方式

现在转向图1，其示出了集成电路(IC)的一个实施方案的简化框图。应当指出的是，为了进行示意性的说明，示出了该简化的实施方案，但并非旨在进行限制。此外，其他类型的电路(例如，功率管理电路)也可在IC 10上实现，并且可耦接到本文所示的电路/单元并与之交互。

所示实施方案中的IC 10包括稳压器20和功能电路块11。功能电路块可以是执行IC 10的各种功能的一个或多个电路块中的一个。在该具体示例中，功能电路块11被耦接以经由稳压器20接收功率。具体地讲，供电电压VLDO作为供电电压提供给功能电路块11，该功能电路块充当稳压器20的负载。

在所示的实施方案中，稳压器20从IC 10外部的源接收供电电压Vext。其中稳压器20从实现在IC 10上的另一个源接收功率的实施方案是可能的和设想的。

如下文进一步讨论的，稳压器20是两级级联线性稳压器。另外，所示实施方案中的稳压器20可作为串联稳压器工作，并且更具体地，每个级可充当串联稳压器。第一级和第二级也可各自负责提供稳压器20的总电源抑制比率(PSRR)的一部分(例如，抑制输出电压VLDO变化的能力)。在一些实施方案中，稳压器20的第一级可被宽松地调节(例如，宽松的电压容差)，而第二级可被更严格地调节(例如，更严格的电压容差)。此外，第一级可以是无电容器的第一级，其中在其输出上没有电容器的连接。通常，在多级稳压器中，提供了用于耦接到电容器的外部连接，其中电容器在IC外部实现(例如，在印刷电路板或PCB上)。然而，稳压器20的第一级不包括电容器的任何连接，并且不包括任何其他电路，直接向第二级提供电压。因此，不需要额外的电路路径、外部引脚或其他连接，因为中间节点完全耦接在第一级和第二级之间。

图2是稳压器20的一个实施方案的示意图。在所示的实施方案中，稳压器20包括如前所述的两个级，所述两个级通过如附图中所标记的中间节点彼此耦接。所示实施方案中的稳压器20是低压差(LDO)稳压器。

图示实施方案中的稳压器20的第一级(“1级”)包括用PMOS晶体管MP1实现的源极跟随器、用PMOS晶体管MP2实现的共源极放大器以及用NMOS晶体管MN1实现的共栅极放大器。所示实施方案中的晶体管MP1被耦接以在其栅极端子上接收第一参考电压VRef1。同时，图示实施方案中的晶体管MN1被耦接以在其栅极端子上接收偏置电压Vb。第一参考电压和偏置电压均可由实现在IC 10上的其他电压生成电路(未示出)生成。

除上述之外，稳压器20的第一级包括两个偏置电流源Ib1和Ib2。这些电流源可以任何合适的方式实现。

在操作期间，MP2充当先前提及的共源极放大器，其中MP1作为其负载。MP2的栅极端子部分地由MN1驱动，其漏极端子与其耦接。更具体地讲，MP1和MN1可有效地将中间节点上的电压Vdd_Mid传输至MP2的栅极端子。MP1可有效地将在其栅极端子(VRef1)上接收的参考电压转换为中间电压Vdd_Mid，该电压(或基本上相等的值)被驱动到MP2的栅极端子。因此，MP1和MP2都协同工作，以驱动中间节点上的Vdd_Mid。此外，考虑到MP2的操作，稳压器20的第一级可作为串联稳压器工作。这种布置方式可允许稳压器20的第一级中的高增益。

与NMOS晶体管相反，第一级中所示的PMOS晶体管的使用可提供显著的优点。例如，在源极跟随器中以及在共源极放大器中使用PMOS晶体管可使得其更容易满足电压动态余量要求(例如，由于PMOS器件所需的栅极和漏极电压)。此外，基于PMOS的共源极放大器和基于PMOS的源极跟随器的独特组合可允许电路更有效地调节中间电压(例如，如图2所示的Vdd_Mid)。

稳压器20的第二级包括放大器A1，该放大器包括被耦接以从中间节点接收中间电压Vdd_Mid的供电电压输入。放大器A1还被耦接以在其非反相输入上接收第二参考电压(VRef2，其可从此处未示出的参考电压生成电路提供)。在其反相输入上，A1被耦接以接收由分压器提供的电压Vdiv，该分压器包括电阻器R1和R2并且被配置为划分输出电压VLDO。放大器A1可基于电压VRef2和Vdiv之间的差值来驱动MN2的栅极端子。因此，Vdiv向放大器A1提供反馈，该放大器可基于期望电压和实际电压之间的差值来驱动其输出。

放大器A1的输出耦接到NMOS晶体管MN2的栅极端子。晶体管MN2可通过利用PMOS晶体管MP3和MP4实现的电流镜来消耗电流。晶体管MP3为二极管耦接在中间节点和MN2的漏极端子之间。电流通过MP3和MN2由MP4镜像，其源极-漏极路径耦接在中间节点和输出节点(‘Out’)之间，在该输出节点上提供稳压器20的输出电压VLDO。中间节点和输出节点之间的MP4的布置导致稳压器20的第二级的串联稳压器拓扑。

可将来自稳压器20的输出电压提供给负载电路，诸如如图1所示的功能电路块11。在图2中，负载由电容器CL和电流源IL表示。

如上所述，稳压器20的每个级提供总体PSRR的一部分。稳压器20的附加关键规格可主要依赖于第二级。这些规格包括噪音限制、负载调节和输出电压的DC精度。一般来讲，对于这些规格，第二级可比第一级更严格地调节。

图3是示出用于操作稳压器的方法的一个实施方案的流程图。方法300可与如上所述的稳压器20的实施方案一起使用。稳压器的其他实施方案也可能够执行方法300，并因此可被认为落在本公开的范围内。

方法300开始于向稳压器的第一级提供电压(框305)。稳压器可以是两级LDO稳压器，每个级被布置为串联稳压器。电压可以是外部生成的电压。例如，如果稳压器在IC上实现，则电压源可以是同一管芯(例如，片上电源)上或IC外部的其他电路。

第一级可使用在其中实现的基于PMOS的源极跟随器和基于PMOS的共源极放大器来生成中间电压(框310)。稳压器的第一级可包括如图2所示的PMOS器件的布置，以便在耦接在两个器件之间的中间节点上(以及向第二级)生成中间电压。中间电压可小于从外部源提供至第一级的电压。此外，中间节点可仅耦接在第一级和第二级之间，而不与由该节点提供的电容器(电路的内部或外部)连接。

第二级可接收中间电压并生成稳压器电路的输出电压(框315)。在一个实施方案中，第二级可包括基于PMOS的电流镜，诸如图2所示。然而，其他第二级实施方案是可能的和设想的。由第二级提供的输出电压可小于由此接收的中间电压。

接下来转向图4，其示出了系统150的一个实施方案的框图。在例示的实施方案中，该系统150包括耦接至外部存储器158的集成电路10的至少一个实例。该集成电路10可包括耦接至外部存储器158的存储器控制器。该集成电路10耦接到一个或多个***设备154以及外部存储器158。还提供了向集成电路10供应供电电压并且向存储器158和/或***设备154供应一个或多个供电电压的电源156。在一些实施方案中，可包括集成电路10的多于一个实例(也可包括多于一个外部存储器158)。

根据系统150的类型，***设备154可包括任何期望的电路。例如，在一个实施方案中，系统150可以是移动设备(例如个人数字助理(PDA)、智能电话等)，并且***设备154可包括用于各种类型的无线通信的设备，诸如WiFi、蓝牙、蜂窝、全球定位系统等。***设备154还可包括附加存储装置，该附加存储装置包括RAM存储装置、固态存储装置或磁盘存储装置。***设备154可包括用户界面设备诸如显示屏，该用户界面设备包括触摸显示屏或多触摸显示屏、键盘或其他输入设备、麦克风、扬声器等。在其他实施方案中，系统150可以是任何类型的计算系统(例如，台式个人计算机、膝上型电脑、工作站、平板电脑等)。

外部存储器158可包括任何类型的存储器。例如，外部存储器158可以是SRAM、动态RAM(DRAM)(诸如同步DRAM(SDRAM))、双数据速率(DDR、DDR2、DDR3、LPDDR1、LPDDR2等)SDRAM、RAMBUS DRAM等。该外部存储器158可包括存储器设备被安装到的一个或多个存储器模块，诸如单列直插存储器模块(SIMM)、双列直插存储器模块(DIMM)等。

一旦充分了解了上面的公开，许多变型和修改对于本领域的技术人员而言将变得显而易见。本文旨在使以下权利要求书被阐释为包含所有此类变型和修改。