阅读说明：本技术 一种碳化硅横向jfet器件及其制备方法 (silicon carbide transverse JFET (junction field Effect transistor) device and preparation method thereof ) 是由 温正欣 叶怀宇 张新河 陈施施 张国旗 于 2019-10-22 设计创作，主要内容包括：本发明属于半导体器件技术领域,公开了一种碳化硅横向JFET器件结构。其主要结构包括一N+衬底,在其上方依次为一P+隔离层,一P-层,一N-漂移区。在N-漂移区的上方左侧有两个P+栅区,两个P+栅区通过N-沟道区隔开,在N-沟道区顶部为N+源极接触区。一N-第二漂移区,位于P+栅区右侧,一N+漏区位于N-第二漂移区右侧顶部,两个栅极,一源极,一漏极分别位于前述P+栅区、N+源极接触区和N+漏极接触区之上。本发明还提供了制备该碳化硅横向JFET器件制备的工艺方法,利用沟槽外延方法,减小了器件工艺成本和难度。(The invention belongs to the technical field of semiconductor devices, and discloses an silicon carbide transverse JFET device structure, which mainly comprises a N + substrate, wherein a P + isolation layer, a P-layer and a N-drift region are sequentially arranged above the substrate, two P + grid regions are arranged on the left side above the N-drift region, the two P + grid regions are separated by an N-channel region, an N + source contact region, a N-second drift region are arranged at the top of the N-channel region and are positioned on the right side of the P + grid region, an N + drain region is positioned at the top of the right side of the N-second drift region, and two grid electrodes, a source electrode and a drain electrode are respectively positioned on the P + grid region, the N + source contact region and the N + drain electrode contact region.)

一种碳化硅横向JFET器件及其制备方法

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种碳化硅横向JFET器件及其制备方法。

背景技术

结型场效应晶体管(Junction Field-Effect Transistor，JFET)是一种电压控制器件，利用PN结的端电压即其栅源电压，改变沟道的导电性来实现对输出漏源电流的控制。利用横向JFET器件和电阻等无源器件的集成，能够实现各类模拟集成电路和数字集成电路。

碳化硅JFET器件具有驱动相对容易、不包含低可靠性的栅氧化层、输入电阻较高、噪声较少等优势。碳化硅材料的少数载流子寿命受到温度的影响较大，通常的工作温度范围内，少子寿命随温度的变化呈上升趋势。在功率集成电路中，大功率器件常常并联存在，当某一器件的温度上升时，其少子寿命增加。对于少子器件而言，其导通电阻会随之降低，导致温度的进一步增加，形成正反馈现象，最终导致器件失效。相比于依靠少子导电的SiCBJT器件，SiC JFET器件依靠多子漂移导电，因此其性能受载流子寿命变化的影响较小，更适用于高温碳化硅基功率集成电路。在大功率，高温的环境下，SiC JFET基集成电路能更大程度的发挥出碳化硅材料的优异性能。

碳化硅JFET横向器件可以在N型衬底、P型衬底及半绝缘衬底上制备，通常P型衬底和半绝缘衬底上制备的SiC JFET器件具有更好的性能，而N型衬底由于与SiC纵向功率器件相兼容，因此具有更低的成本。

发明内容

(一)要解决的技术问题

本发明的目的是针对碳化硅材料的特点，提出一种碳化硅JFET横向器件，该器件基于商业化的N型衬底，便于进行横向集成，且制备工艺简单，适用于高温大功率碳化硅集成电路。

(二)技术方案

本发明的技术方案综合考虑碳化硅材料特性、工艺难度、器件性能和成本等方面，提供一种碳化硅横向JFET器件。

主要结构包括一N+衬底1，在其上方依次为一P+隔离层2，一P-层3，一N-漂移区4；在N-漂移区4的上方左侧有两个P+栅区5，两个P+栅区5通过N-沟道区7隔开，在N-沟道区7顶部为N+源极接触区8；

一N-第二漂移区6，位于P+栅区右侧，一N+漏区9位于所述N-第二漂移区6右侧顶部，栅极10，一源极11和一漏极12分别位于所述P+栅区5、N+源极接触区8和N+漏极接触区9之上。

器件栅极施加正偏压时沟道打开，电流可以由漏极流入，源极流出。栅极施加负偏压时N-沟道区7中完全由耗尽层占据，沟道关断，此时漏极施加正向偏压，在N-漂移区4和N-第二漂移区6中形成空间电荷区。

优选的，所述P+隔离层2厚度为0.2μm-1μm，掺杂浓度5×10¹⁶cm^-3-5×10¹⁷cm^-3；所述P-层3厚度为1μm-5μm，掺杂浓度为1×10¹⁵cm^-3-2×10¹⁶cm^-3；所述N-漂移区4厚度为5μm-20μm，掺杂浓度为2×10¹⁴cm^-3-1×10¹⁶cm^-3。

优选的，所述P+栅区5掺杂浓度为5×10¹⁸cm^-3以上，厚度为0.5μm-5μm；所述N-第二漂移区6的厚度与P+栅区5的高度相同，掺杂浓度与N-漂移区4相同。

优选的，所述N+源极接触区8和N+漏极接触区9为离子注入区域，所述离子注入区域深度为0.2μm-0.5μm，氮掺杂浓度2×10¹⁸cm^-3-5×10¹⁹cm^-3。

优选的，所述栅极10与所述P+栅区5形成欧姆接触，所述栅极材料包括Ti/TaSi₂/Pt；所述源极11和漏极12分别与N+源极接触区8、N+漏区9形成欧姆接触，所述源极材料为TaSi₂/Pt。

本发明的另一方面，提供了一种制备该碳化硅横向JFET器件的方法，包括以下步骤：

S1：在N+型碳化硅衬底上依次生长P+/P-/N-/P+型外延层；

S2：刻蚀碳化硅表面形成栅区；

S3：外延生长N型漂移层填充沟槽，表面磨抛、平整化；

S4：离子注入形成源极接触区和漏极接触区；

S5：剥离形成栅极、源极及漏极金属。

优选的，所述S3包括：清洗所述外延片，利用HTCVD设备进行外延生长N-掺杂碳化硅，完全填充沟槽后，磨抛去除覆盖在P+栅区5之上的N型外延层，形成N-沟道区7和N-第二漂移区6。

优选的，所述S5包括：

S5.1清洗所述外延片，涂胶、光刻、显影后溅射金属Ti，在丙酮溶液中浸泡剥离金属Ti；

S5.2涂胶、光刻、显影，并溅射TaSi₂/Pt，再次剥离后在栅区10上形成Ti/TaSi₂/Pt复合金属，在N+源极接触区8和N+漏极接触区9上形成TaSi₂/Pt复合金属，在600℃下退火30分钟形成欧姆接触。

(三)有益效果

本发明设计了一种碳化硅横向JFET器件，该器件基于商业化的N型碳化硅衬底，且器件制备过程中使用的高温工艺数目较少，因此成本较为低廉。

由于碳化硅横向JFET器件依靠多子导电，且不存在容易高温失效的栅氧化层，器件的电极接触均采用高温可靠的TaSi₂/Pt基欧姆接触，因此用本发明的碳化硅横向JFET器件构成的集成电路能够在极高的温度下工作，不会发生明显的性能衰退和可靠性问题。

附图说明

图1为本发明的碳化硅横向JFET器件结构图；

图2为本发明的碳化硅横向JFET器件工艺流程图；

图3为本发明实施例所提供的器件制备工艺步骤S1示意图；

图4为本发明实施例所提供的器件制备工艺步骤S2示意图；

图5为本发明实施例所提供的器件制备工艺步骤S3示意图；

图6为本发明实施例所提供的器件制备工艺步骤S4示意图；

N+衬底1，P+隔离层2，P-层3，N-漂移区4，P+栅区5，N-第二漂移区6，N-沟道区7，N+源极接触区8，N+漏区9，栅极10，源极11，漏极12。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

本发明实施例的一方面提供了一种碳化硅横向JFET器件，结构示意图如图1所示，该器件结构包含一N+衬底1，在其上方依次为一P+隔离层2，一P-层3，一N-漂移区4。在N-漂移区4的上方左侧有两个P+栅区5，两个P+栅区5通过N-沟道区7隔开，在N-沟道区7顶部为N+源极接触区8。一N-第二漂移区6，位于P+栅区右侧，一N+漏区9位于N-第二漂移区6右侧顶部，两个栅极10，一源极11，一漏极12分别位于前述P+栅区5、N+源极接触区8和N+漏极接触区9之上。

在本发明实施例中，优选的，所述P+隔离层2厚度为0.2μm至1μm，掺杂浓度5×10¹⁶cm^-3至5×10¹⁷cm^-3；所述P-层3厚度为1μm至5μm，掺杂浓度为1×10¹⁵cm^-3至2×10¹⁶cm^-3；所述N-漂移区4厚度为5μm至20μm，掺杂浓度为2×10¹⁴cm^-3至1×10¹⁶cm^-3。

在本发明实施例中，优选的，所述P+栅区5掺杂浓度为5×10¹⁸cm^-3以上，高度为0.5μm至5μm；所述N-第二漂移区6的厚度与P+栅区5的高度相同，掺杂浓度与N-漂移区4相同。

在本发明实施例中，优选的，所述N+源极接触区8和N+漏极接触区9均为离子注入区域，深度为0.2μm至0.5μm，掺杂浓度2×10¹⁸cm^-3至5×10¹⁹cm^-3，使用N作为掺杂杂质。

在本发明实施例中，优选的，栅极10与P+栅区5形成欧姆接触，可选择的栅极材料为Ti/TaSi₂/Pt；源极11、漏极12分别与N+源极接触区8、N+漏区9形成欧姆接触，可选择的材料为TaSi₂/Pt。

本发明实施例的另一方面，提供了制备该碳化硅横向JFET器件的方法，包括以下步骤：

步骤S1：在N+型碳化硅衬底上依次生长P+/P-/N-/P+型外延层。

如图3所示，在N+型衬底1上依次外延生长P+外延层2，P-外延层3，N-外延层4，P+外延层5。

步骤S2：刻蚀碳化硅表面形成栅区；

如图4所示，清洗外延片表面后，在碳化硅表面沉积厚度为3μm的二氧化硅。涂胶光刻、显影、坚膜后，以光刻胶为掩膜刻蚀二氧化硅。之后以刻蚀后的二氧化硅为掩膜，刻蚀碳化硅材料至N-层的表面，形成P+栅区5。

步骤S3：再次外延生长N型漂移层填充沟槽，之后做表面磨抛、平整化；

如图5所示，再次清洗外延片，利用HTCVD设备进行外延生长N-掺杂的碳化硅，外延生长的碳化硅完全填充沟槽后，磨抛去除覆盖在P+栅区5之上的N型外延层，使晶片表面平整，形成N-沟道区7和N-第二漂移区6。

S4：离子注入形成源极接触区和漏极接触区；

如图6所示，清洗外延片后，在碳化硅表面沉积厚度为2μm的二氧化硅，利用光刻胶为掩膜刻蚀二氧化硅。以刻蚀后的二氧化硅为掩膜，离子注入氮，溅射碳膜后在1800℃下激活退火2小时。刻蚀去掉碳膜，形成N+源极接触区8和N+漏极接触区9。

S5：剥离形成栅极、源极及漏极金属。

如图1所示，再次清洗晶片，涂胶、光刻、显影后溅射金属Ti，在丙酮溶液中浸泡剥离金属Ti。之后再次涂胶、光刻、显影，并溅射TaSi2/Pt，再次剥离后在栅区10上形成Ti/TaSi₂/Pt复合金属，在N+源极接触区8和N+漏极接触区9上形成TaSi₂/Pt复合金属，在600℃下退火30分钟形成欧姆接触。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，通过改变某个区域厚度或掺杂浓度，改变横向结构的位置和名称，均应包含在本发明的保护范围之内。