阅读说明：本技术 功率晶体管控制信号门控 (Power transistor control signal control ) 是由 S·夏尔马 T·普尔巴里奇 V·希诺瓦 D·M·金策 于 2019-07-19 设计创作，主要内容包括：本公开涉及功率晶体管控制信号门控。公开了一种半桥电路。所述电路包含根据一或多个控制信号选择性地导电的低侧电源开关和高侧电源开关。所述电路还包含经配置以控制所述低侧电源开关的导电状态的低侧电源开关驱动器和经配置以控制所述高侧电源开关的导电状态的高侧电源开关驱动器。所述电路还包含：控制器,其经配置以产生所述一或多个控制信号；高侧回转检测电路,其经配置以在所述开关节点处的电压增大时防止所述高侧电源开关驱动器致使所述高侧电源开关导电；以及低侧回转检测电路,其经配置以在所述开关节点处的电压减小时防止所述低侧电源开关驱动器致使所述低侧电源开关导电。(The circuit also includes a controller configured to generate the or more control signals, a high-side slew detection circuit configured to prevent the high-side power switch driver from rendering the high-side power switch conductive when a voltage at the switch node increases, and a low-side slew detection circuit configured to prevent the low-side power switch driver from rendering the low-side power switch conductive when a voltage at the switch node decreases.)

功率晶体管控制信号门控

相关申请的交叉引用

本申请要求2018年7月19日提交的美国专利申请号16/040,403的优先权，其在2019年3月5日发布为美国专利号10,224,817；所述美国专利申请的公开内容出于所有目的以全文引用的方式并入本文中。

技术领域

本发明大体上涉及功率转换电路，且特定来说涉及利用一或多个基于GaN的半导体装置的功率转换电路。

背景技术

例如计算机、服务器和电视等等电子装置使用一或多个功率转换电路以将一种形式的电能转换成另一种形式的电能。一些功率转换电路使用称为半桥转换器的电路拓扑将高DC电压转换成更低的DC电压。因为许多电子装置对功率转换电路的大小和效率敏感，所以可能需要新型半桥转换器电路和组件来满足新型电子装置的需要。

发明内容

一个发明性方面是一种半桥GaN电路，其包含：开关节点；低侧电源开关，其连接到所述开关节点且经配置以根据一或多个控制信号选择性地导电；高侧电源开关，其连接到所述开关节点且经配置以根据所述一或多个控制信号选择性地导电；以及低侧电源开关驱动器，其经配置以基于所述控制信号中的一或多个控制所述低侧电源开关的导电状态。所述电路还包含：高侧电源开关驱动器，其经配置以基于所述控制信号中的一或多个控制所述高侧电源开关的导电状态；控制器，其经配置以产生所述一或多个控制信号；高侧回转检测电路，其经配置以在所述开关节点处的电压增大时防止所述高侧电源开关驱动器致使所述高侧电源开关导电；以及低侧回转检测电路，其经配置以在所述开关节点处的电压减小时防止所述低侧电源开关驱动器致使所述低侧电源开关导电。

在一些实施例中，低侧电源开关驱动器经配置以从控制器接收低侧控制信号，从低侧回转检测电路接收低侧回转端信号，且基于低侧控制信号和低侧回转端信号两者控制低侧电源开关的导电状态。

在一些实施例中，低侧电源开关驱动器经配置以响应于来自控制器的低侧信号指示低侧电源开关不导电或低侧回转端信号指示开关节点处的电压减小而致使低侧电源开关不导电。

在一些实施例中，低侧电源开关驱动器经配置以响应于来自控制器的低侧信号指示低侧电源开关导电或低侧回转端信号指示开关节点处的电压减小而致使低侧电源开关导电。

在一些实施例中，低侧电源开关驱动器经配置以响应于来自控制器的低侧信号在大于延迟阈值的持续时间内指示低侧电源开关导电而致使低侧电源开关导电。

在一些实施例中，高侧电源开关驱动器经配置以：从控制器接收高侧控制信号，从高侧回转检测电路接收高侧回转端信号，且基于高侧控制信号和高侧回转端信号两者控制高侧电源开关的导电状态。

在一些实施例中，高侧电源开关驱动器经配置以响应于来自控制器的高侧信号指示高侧电源开关不导电或高侧回转端信号指示开关节点处的电压增大而致使高侧电源开关不导电。

在一些实施例中，高侧电源开关驱动器经配置以响应于来自控制器的高侧信号指示高侧电源开关导电和高侧回转端信号指示开关节点处的电压不增大两者而致使高侧电源开关导电。

在一些实施例中，高侧电源开关驱动器经配置以响应于来自控制器的高侧信号在大于延迟阈值的持续时间内指示高侧电源开关导电而致使高侧电源开关导电。

在一些实施例中，高侧回转检测电路包含：电容器，其连接到高侧电源开关的漏极以及感测节点；偏置电路，其连接到感测节点；以及输出电路，其具有连接到感测节点的输入端子，其中输出电路经配置以基于感测节点处的电压相对于高侧电源开关的源极处的电压产生回转端信号，且其中电容器和偏置电路经配置以在对应的感测节点处产生电压，而无论高侧电源开关的漏极处的电压与高侧电源开关的源极处的电压之间的电压差是否减小。

在一些实施例中，偏置电路经配置以将感测节点偏置到致使输出电路产生回转端信号的电压，所述回转端信号指示高侧电源开关的漏极处的电压与高侧电源开关的源极处的电压之间的差不减小。

在一些实施例中，响应于高侧电源开关的漏极处的电压与高侧的源极处的电压之间的差减小，电容器和偏置电路协作地配置以将感测节点驱动到致使输出电路产生回转端信号的电压，所述回转端信号指示高侧电源开关的漏极处的电压与高侧电源开关的源极处的电压之间的差减小。

在一些实施例中，输出电路包含第一信号路径和第二信号路径，其中第一路径经配置以相对快速地致使回转端信号指示电压差不减小且相对缓慢地致使回转端信号指示电压差减小，且其中第二路径经配置以相对快速地致使回转端信号指示电压差减小且相对缓慢地致使回转端信号指示电压差不减小。

在一些实施例中，电容器包含晶体管结构，所述晶体管结构包含源电极、电连接到源电极的栅电极、漏电极和场板电极，其中漏电极充当电容器的第一板状电极且场板电极充当电容器的第二板状电极。

在一些实施例中，低侧回转检测电路包含：电容器，其连接到低侧电源开关的漏极以及感测节点；偏置电路，其连接到感测节点；以及输出电路，其具有连接到感测节点的输入端子。另外，输出电路经配置以基于感测节点处的电压相对于低侧电源开关的源极处的电压产生回转端信号，其中电容器和偏置电路经配置以在对应的感测节点处产生电压，而无论低侧电源开关的漏极处的电压与低侧电源开关的源极处的电压之间的电压差是否减小。

在一些实施例中，偏置电路经配置以将感测节点偏置到致使输出电路产生回转端信号的电压，所述回转端信号指示低侧电源开关的漏极处的电压与低侧电源开关的源极处的电压之间的差不减小。

在一些实施例中，响应于低侧电源开关的漏极处的电压与低侧的源极处的电压之间的差减小，电容器和偏置电路协作地配置以将感测节点驱动到致使输出电路产生回转端信号的电压，所述回转端信号指示低侧电源开关的漏极处的电压与低侧电源开关的源极处的电压之间的差减小。

在一些实施例中，输出电路包含第一信号路径和第二信号路径，第一路径经配置以相对快速地致使回转端信号指示电压差不减小且相对缓慢地致使回转端信号指示电压差减小，且第二路径经配置以相对快速地致使回转端信号指示电压差减小且相对缓慢地致使回转端信号指示电压差不减小。

在一些实施例中，电容器包含晶体管结构，所述晶体管结构包含源电极、电连接到源电极的栅电极、漏电极和场板电极，其中漏电极充当电容器的第一板状电极且场板电极充当电容器的第二板状电极。

另一发明性方面是一种回转检测电路，其包含：电容器，其连接到第一输入和感测节点；偏置电路，其连接到所述感测节点；以及输出电路，其具有连接到所述感测节点的输入端子，其中所述输出电路经配置以基于所述感测节点处的电压相对于第二输入处的电压产生回转端信号，且其中所述电容器和所述偏置电路经配置以在对应的所述感测节点处产生电压，而无论所述第一输入处的电压与所述第二输入处的电压之间的电压差是否减小。

在一些实施例中，偏置电路经配置以将感测节点偏置到致使输出电路产生回转端信号的电压，所述回转端信号指示第一输入处的电压与第二输入处的电压的差不减小。

在一些实施例中，响应于第一输入处的电压与第二输入处的电压之间的差减小，电容器和偏置电路协作地配置以将感测节点驱动到致使输出电路产生回转端信号的电压，所述回转端信号指示第一输入处的电压与第二输入处的电压之间的差减小。

在一些实施例中，输出电路包含第一信号路径和第二信号路径，其中第一路径经配置以相对快速地致使回转端信号指示电压差不减小且相对缓慢地致使回转端信号指示电压差减小，且其中第二路径经配置以相对快速地致使回转端信号指示电压差减小且相对缓慢地致使回转端信号指示电压差不减小。

在一些实施例中，电容器包含晶体管结构，所述晶体管结构包含源电极、电连接到源电极的栅电极、漏电极和场板电极，其中漏电极充当电容器的第一板状电极且场板电极充当电容器的第二板状电极。

附图说明

图1是根据本发明的实施例的半桥功率转换电路的简化示意图；

图2是图1中所说明的低侧控制电路内的电路的简化示意图；

图3是图1中所说明的第一电平移位晶体管的示意图；

图4是图1中所说明的电平移位驱动器电路的示意图；

图5是图1中所说明的消隐脉冲发生器电路的示意图；

图6是图5中说明的消隐脉冲发生器内的波形的实例；

图7是图1中所说明的自举晶体管驱动电路的示意图；

图8是图1中所说明的低侧晶体管驱动电路的框图；

图9是图1中所说明的启动电路的示意图；

图10是可用作图9的示意图中的二极管箝位器的一系列二极管连接式基于GaN的增强型晶体管；

图11是图1中所说明的UVLO电路的示意图；

图12是图1中所说明的自举电容器充电电路的示意图；

图13是相比于图12中所说明的电路的替代自举电容器充电电路的示意图；

图14是图1中所说明的高侧逻辑和控制电路的示意图；

图15是图14中所说明的第一电平移位接收电路的示意图；

图16是图14中所说明的第二电平移位接收电路的示意图；

图17是图14中说明的上拉触发电路的示意图；

图18是图14中所说明的高侧UVLO电路的示意图；

图19是图14中所说明的高侧晶体管驱动器电路的示意图；

图20是图14中说明的高侧参考电压产生电路的示意图；

图21是根据本发明的另一实施例的半桥功率转换电路的简化示意图；

图22是图21中所说明的低侧控制电路内的电路的简化示意图；

图23是图22中所说明的第一电平移位晶体管的示意图；

图24是图22中所说明的反相器/缓冲器电路的示意图；

图25是图22中所说明的接通脉冲发生器的示意图；

图26是图22中所说明的关断脉冲发生器电路的示意图；

图27是图22中所说明的消隐脉冲发生器电路的示意图；

图28是图22中所说明的低侧晶体管驱动电路的示意图；

图29是图21中所说明的高侧控制电路内的电路的简化示意图；

图30是图29中所说明的电平移位1接收器电路的示意图；

图31是图29中所说明的电平移位2接收器电路的示意图；

图32是图29中所说明的高侧UVLO电路的示意图；

图33是图29中所说明的高侧晶体管驱动器电路的示意图；

图34是根据本发明的实施例的静电放电(ESD)箝位电路的示意图；

图35是根据本发明的实施例的静电放电(ESD)箝位电路的示意图；

图36是根据本发明的实施例的电子封装的一部分的图示；

图37是图36的电子封装的图示；

图38是替代半桥功率转换电路的实施例的示意性图示。

图39是说明电路的一般操作的波形图。

图40是驱动器电路的实施例的示意性图示。

图41是回转检测电路的实施例的示意性图示。

图42A是箝位电路的示意性图示。

图42B是箝位电路的示意性图示。

图43是偏置电路的示意性图示。

图44是输出电路的示意性图示。

图45是输出电路的示意性图示。

图46是上拉电路的示意性图示。

图47是半导体装置的横截面图。

具体实施方式

本发明的某些实施例涉及使用一或多个氮化镓(GaN)装置的半桥功率转换电路。虽然本发明可适用于广泛多种半桥电路，但本发明的一些实施例尤其适用于被设计成在高频率和/或高效率下与集成驱动器电路、集成电平移位电路、集成自举电容器充电电路、集成启动电路和/或使用GaN和硅装置的混合解决方案一起操作的半桥电路，如下文更详细地描述。

半桥电路1号

现在参考图1，在一些实施例中，电路100可包含一对互补功率晶体管(在本文中也被称为开关)，其受经配置以调节递送到负载的功率的一或多个控制电路控制。在一些实施例中，高侧功率晶体管连同控制电路的一部分安置在高侧装置上，且低侧功率晶体管连同控制电路的一部分安置在低侧装置上，如下文更详细地描述。

图1中所说明的集成半桥功率转换电路100包含低侧GaN装置103、高侧GaN装置105、负载107、自举电容器110和其它电路元件，如在下文更详细地说明和论述。一些实施例还可具有将一或多个输入提供到电路100以调节电路的操作的外部控制器(图1中未展示)。电路100仅用于说明性目的，且其它变体和配置处于本公开的范围内。

在一个实施例中，低侧GaN装置103可具有包含具有低侧控制栅极117的低侧功率晶体管115的基于GaN的低侧电路104。低侧电路104可进一步包含具有连接到低侧晶体管控制栅极117的输出123的集成低侧晶体管驱动器120。在另一实施例中，高侧GaN装置105可具有包含具有高侧控制栅极127的高侧功率晶体管125的基于GaN的高侧电路106。高侧电路106可进一步包含具有连接到高侧晶体管控制栅极127的输出133的集成高侧晶体管驱动器130。

电压源135(也被称为干线电压)可连接到高侧晶体管125的漏极137，且高侧晶体管可用以控制到功率转换电路100中的功率输入。高侧晶体管125可进一步具有耦合到低侧晶体管115的漏极143的源极140，从而形成开关节点145。低侧晶体管115可具有连接到接地的源极147。在一个实施例中，低侧晶体管115和高侧晶体管125可以是基于GaN的增强型场效应晶体管。在其它实施例中，低侧晶体管115和高侧晶体管125可以是任何其它类型的装置，包含但不限于基于GaN的耗尽型晶体管、与硅基增强型场效应晶体管串联连接的基于GaN的耗尽型晶体管、基于碳化硅的晶体管或硅基晶体管，所述耗尽型晶体管的栅极连接到硅基增强型晶体管的源极。

在一些实施例中，高侧装置105和低侧装置103可由基于GaN的材料制成。在一个实施例中，基于GaN的材料可包含一层硅上的一层GaN。在另外的实施例中，基于GaN的材料可包含但不限于一层碳化硅、蓝宝石或氮化铝上的一层GaN。在一个实施例中，基于GaN的层可包含但不限于例如氮化铝和氮化铟等其它第III族氮化物和例如AlGaN和InGaN等第III族氮化物合金的复合堆叠。在另外的实施例中，基于GaN的低侧电路104和基于GaN的高侧电路106可安置在单块基于GaN的装置上。在其它实施例中，基于GaN的低侧电路104可安置在第一基于GaN的装置上，且基于GaN的高侧电路106可安置在第二基于GaN的装置上。在又另外的实施例中，基于GaN的低侧电路104和基于GaN的高侧电路106可安置在多于两个基于GaN的装置上。在一个实施例中，基于GaN的低侧电路104和基于GaN的高侧电路106可含有以任何配置布置的任何数目个有源或无源电路元件。

低侧装置

低侧装置103可包含用于低侧装置和高侧装置105的控制和操作的许多电路。在一些实施例中，低侧装置103可包含控制低侧晶体管115和高侧晶体管125的切换连同其它功能的逻辑、控制和电平移位电路(低侧控制电路)150，如下文更详细地论述。低侧装置103还可包含启动电路155、自举电容器充电电路157和屏蔽电容器160，如同样在下文更详细地论述。

现在参考图2，在功能上说明低侧控制电路150内的电路。在下文论述且在一些状况下在图3到14中更详细地展示低侧控制电路150内的每个电路。在一个实施例中，低侧控制电路150的主要功能可以是从控制器接收例如PWM信号等一或多个输入信号并控制低侧晶体管115和高侧晶体管125的操作。

在一个实施例中，第一电平移位晶体管203和第二电平移位晶体管205分别可用以与高侧逻辑和控制电路153通信(参见图1)。在一些实施例中，第一电平移位晶体管203可以是高电压增强型GaN晶体管。在另外的实施例中，第一电平移位晶体管203可类似于低侧晶体管115(参见图1)和高侧晶体管125，但大小可能小得多(例如，第一电平移位晶体管在最小沟道长度的情况下的栅极宽度可为几十微米)。

在其它实施例中，第一电平移位晶体管203可同时经历高电压和高电流(即，装置可在装置安全操作区域的高功率部分处操作)，只要高侧晶体管125(参见图1)接通即可。此类条件可能引起相对高的功率耗散，因此一些实施例可涉及第一电平移位晶体管203的设计中的设计和装置可靠性考量，如下文更详细地论述。在另外的实施例中，可与第一电平移位晶体管203的源极210串联地添加第一电平移位电阻器207，以限制栅极213到源极210的电压并因此限制穿过第一电平移位晶体管的最大电流。其它方法可用以限制穿过第一电平移位晶体管203的电流，且处于本公开的范围内。第一电平移位晶体管203的漏极215可耦合到高侧逻辑和控制电路153(参见图1)，如下文更详细地论述。

在一个实施例中，第一电平移位晶体管203可包括反相器电路的一部分，所述部分具有第一输入和第一输出，且经配置以在第一输入端子处接收第一输入逻辑信号并作为响应在第一输出端子处提供第一反相输出逻辑信号，如下文更详细地论述。在另外的实施例中，第一输入和第一反相输出逻辑信号可参考不同电压电位。在一些实施例中，第一电平移位电阻器207能够与参考比第一输入逻辑信号的参考电压高13伏的电压的第一反相输出逻辑信号一起操作。在其它实施例中，其能够以能够与参考比第一输入逻辑信号的参考电压高20伏的电压的第一反相输出逻辑信号一起操作，但在其它实施例中所述电压可比第一输入逻辑信号的参考电压高80到400伏之间。

在其它实施例中，第一电平移位电阻器207可被任何形式的电流吸收器替换。举例来说，在一个实施例中，第一电平移位晶体管203的源极210可连接到栅极到源极短路耗尽型装置。在另一实施例中，可通过以叠置于场介电层的顶部上的高电压场板金属替换增强型栅极堆叠来制造耗尽型装置。场介电质的厚度和金属的功函数可用以确定堆叠的夹断电压。

在其它实施例中，第一电平移位电阻器207可被电流吸收器替换。电流吸收器可使用可由启动电路155(在图1中说明且在下文更详细地论述)产生的参考电流(Iref)。耗尽型晶体管和电流吸收器实施例两者相比于电阻器实施例可导致装置面积显著减小(即，这是因为相对小的耗尽型晶体管将满足且Iref已可从启动电路155获得)。

第二电平移位晶体管205可设计成类似于第一电平移位晶体管203(例如，在电压能力、电流处置能力、耐热性等方面)。类似于第一电平移位晶体管203，第二电平移位晶体管205还可内置有有源电流吸收器或电阻器。在一个实施例中，与第二电平移位晶体管205的主要差异可在于其操作。在一些实施例中，第二电平移位晶体管205的主要目的可以是在低侧晶体管115关断时防止错误触发高侧晶体管125(参见图1)。

在一个实施例中，举例来说，当低侧晶体管115的关断产生流经高侧晶体管125的负载电流，同时晶体管在第三象限中操作且其栅极短路到其源极(即，处于同步整流模式下)时，在升压操作中可能发生错误触发。此条件可在开关节点(Vsw)145处引入dv/dt条件，这是因为开关节点在低侧晶体管115接通时处于接近接地的电压下且接着在相对短的时间段内转变成干线电压135。所得寄生C*dv/dt电流(即，其中C＝第一电平移位晶体管203的Coss加任何其它对地电容)可致使第一电平移位节点305(参见图3)被拉低，这将接着接通高侧晶体管125。在一些实施例中，此条件可能不是合乎需要的，这是因为可能不存在停滞时间控制，且可从同时处于导电状态下的高侧晶体管125和低侧晶体管115发生击穿。

图3说明展示第一电平移位晶体管203可如何电耦合到高侧装置105的一个实施例。说明了位于低侧装置103上的第一电平移位晶体管203，连同可位于高侧装置105(参见图1)上的上拉电阻器303。在一些实施例中，第一电平移位晶体管203可用作电阻器上拉反相器中的下拉晶体管。

在另外的实施例中，当电平移位驱动器电路217(参见图2)向第一电平移位晶体管203供应高栅极信号(L1_DR)时，第一电平移位节点305被拉低，这由高侧逻辑和控制电路153(参见图1)反相。反相信号呈现为接通高侧晶体管137(参见图1)的高状态信号，其接着将开关节点(Vsw)145处的电压拉到接近干线电压135。

相反地，当电平移位驱动器电路217(参见图2)向第一电平移位晶体管203供应低栅极信号时，第一电平移位节点305被拉到高逻辑状态，这由高侧逻辑和控制电路153(参见图1)反相。反相信号呈现为关断高侧晶体管125的低逻辑状态信号。此方案可产生到高侧晶体管125的非反相栅极信号。在另外的实施例中，第一电平移位晶体管203可设计成足够大以能够对第一电平移位节点305进行下拉，但不会大到使得其漏极到源极和漏极到衬底(即，半导体衬底)电容引发高侧逻辑和控制电路153的错误触发。

在一些实施例中，上拉电阻器303可替代地是增强型晶体管、耗尽型晶体管或参考电流源元件。在另外的实施例中，上拉电阻器303可耦合于浮动供应器(例如，在下文更详细地论述的自举电容器)的漏极与正端子之间，所述浮动供应器参考与接地不同的电压轨。在又另外实施例中，在第一输出端子(LS_NODE)305与开关节点(Vsw)145(参见图1)之间可存在第一电容，且在第一输出端子与接地之间可存在第二电容，其中第一电容大于第二电容。第一电容可设计成使得响应于开关节点(Vsw)145(参见图1)处的高dv/dt信号，允许C*dv/dt电流的大部分传导穿过第一电容，以确保第一输出端子305处的电压跟踪开关节点(Vsw)处的电压。在一些实施例中，屏蔽电容器160(参见图1)可被设计成充当如上文所描述的第一电容器。在另外的实施例中，屏蔽电容器160(参见图1)可用以在半桥功率转换电路100中在第一输出端子305与开关节点(Vsw)145(参见图1)之间产生电容。在又另外实施例中，屏蔽电容器160(参见图1)还可用以最小化第一输出端子305与衬底(即，半导体衬底)之间的电容。更具体地说，在一些实施例中，可通过将导电屏蔽层添加到装置并将层耦合到开关节点(Vsw)145来产生屏蔽电容器160。此结构可有效地产生两个电容器。一个电容器耦合于输出端子305与开关节点(Vsw)145之间，且另一个耦合于开关节点与衬底之间。由此实际上消除输出端子305与衬底之间的电容。在另外的实施例中，屏蔽电容器160(参见图1)可构建在低侧芯片103上。

逻辑、控制和电平移位电路150(参见图2)可具有其它功能和电路，例如但不限于电平移位驱动器电路217、低侧晶体管驱动电路120、消隐脉冲发生器223、自举晶体管驱动电路225和欠压锁定电路227，如下文在单独的图中更详细地解释。

现在参考图4，更详细地展示电平移位驱动器电路217。在一个实施例中，电平移位驱动器电路217可包含顺序链中的第一反相器405和第二反相器410。在另外的实施例中，因为电平移位驱动器电路217可驱动小栅极宽度第一电平移位晶体管203，所以可能不需要缓冲器级。

在一个实施例中，电平移位驱动器电路217由来自控制器(未展示)的脉宽调制高侧信号(PWM_HS)直接驱动。在一些实施例中，(PWM_HS)信号可由外部控制电路供应。在一个实施例中，外部控制电路可以是与高侧装置105、低侧装置103、这两个装置处于相同封装中或自行封装的外部控制器。在另外的实施例中，电平移位驱动器电路217还可包含控制电平移位驱动器电路何时与第一电平移位晶体管203(参见图3)通信的逻辑。在一个实施例中，任选低侧欠压锁定信号(LS_UVLO)可由电平移位驱动器电路217内的欠压锁定电路产生。如果低侧(Vdd_LS)的(Vcc)或(Vdd)变得低于某一参考电压或所述参考电压的分数，那么低侧欠压锁定电路可用以关断电平移位驱动器电路217。

在另外的实施例中，电平移位驱动器电路217可为低侧晶体管(STP_LS)产生击穿保护信号，击穿保护信号用以防止由低侧晶体管115和高侧晶体管125上的重叠栅极信号引起的击穿。(STP_LS)信号的功能可以是确保当到高侧晶体管125的栅极信号是低的时低侧驱动器电路120(参见图2)仅与低侧晶体管115的栅极端子通信。在其它实施例中，第一反相器405的输出可用以为低侧晶体管115产生击穿保护信号(STP_LS)。

在另外的实施例中，可通过向第一反相器405添加多输入“与非”门来实施用于UVLO和击穿保护的逻辑，其中到“与非”门的输入是(PWM_HS)、(LS_UVLO)和(STP_HS)信号。在又另外实施例中，如果(STP_HS)和(LS_UVLO)信号两者是高的，那么第一反相器405可仅对(PWM_HS)信号作出响应。在另外的实施例中，可从低侧栅极驱动器块120产生STP_HS信号，如在单独的图中更详细地解释。

现在参考图5，消隐脉冲发生器223可用以产生对应于低侧晶体管115的关断瞬态的脉冲信号。此脉冲信号可接着在脉冲的持续时间内接通第二电平移位晶体管205，此触发高侧装置105(参见图1)上的控制电路以防止第一电平移位节点305电压的错误下拉。

图5说明消隐脉冲发生器223的一个实施例的示意图。在一些实施例中，低侧晶体管115栅极信号(LS_GATE)作为输入被馈送到消隐脉冲发生器223。(LS_GATE)信号由第一级反相器505反相，接着通过RC脉冲发生器510发送以产生正脉冲。在一些实施例中，可能需要反相信号，这是因为脉冲对应于(LS_GATE)信号的下降沿。RC脉冲发生器510电路中的电容器515可用作允许其输入处的dv/dt跨越电阻器520出现的高通滤波器。一旦dv/dt在到RC脉冲发生器510的输入处变为零，那么电容器515可通过电阻器520缓慢地充电，从而跨越电阻器产生慢衰减的电压波形。可接着通过第二反相器525、第三反相器530和缓冲器535发送脉冲，以产生消隐脉冲(B_PULSE)信号的方波脉冲。脉冲的持续时间可由RC脉冲发生器510中的电容器515和电阻器520的值确定。在一些实施例中，可使用漏极到源极短路增强型GaN晶体管来构建电容器515。

现在参考图6，针对一个实施例说明消隐脉冲发生器223内的实例波形600。迹线605展示低侧栅极脉冲(LS_GATE)的下降沿。迹线610展示第一级反相器505输出的上升沿。迹线615展示RC脉冲发生器510的输出，且迹线620展示作为消隐脉冲发生器223的输出的所得消隐脉冲(B_PULSE)信号。

现在参考图7，更详细地说明自举晶体管驱动电路225。自举晶体管驱动电路225包含反相器730、第一缓冲器735和第二缓冲器745。自举晶体管驱动电路225可从低侧驱动器电路120接收(BOOTFET_DR_IN)信号。(BOOTFET_DR_IN)信号可相对于LS_GATE信号反相。自举晶体管驱动电路225可经配置以向自举充电电路157(参见图1)中的自举晶体管提供称为(BOOTFET_DR)的栅极驱动信号，如在下文更详细地论述。(BOOTFET_DR)栅极驱动信号可经时控以在接通低侧晶体管115时接通自举晶体管。而且，因为自举晶体管驱动电路225由(Vcc)驱动，所以此电路的输出可具有从低状态下的0伏变成高状态下的(Vcc)+6伏的电压。在一个实施例中，在接通低侧晶体管115之后接通自举晶体管，且在关断低侧晶体管之前关断自举晶体管。

在一些实施例中，可通过将串联延迟电阻器705引入到第二缓冲器745的输入来延迟(BOOTFET_DR)信号的接通瞬态，所述第二缓冲器可以是最终缓冲器级中的晶体管的栅极。在另外的实施例中，可通过向低侧驱动电路120中的最终下拉晶体管的栅极添加串联电阻器来延迟低侧晶体管115(参见图1)的关断瞬态。在一个实施例中，一或多个电容器可用于自举晶体管驱动电路225中，且支持数量级为(Vcc)的电压，例如可以是20伏，这取决于最终用户要求和电路的设计。在一些实施例中，一或多个电容器可制成具有场介电质到GaN电容器而非漏极到源极短路增强型晶体管。

现在参考图8，说明低侧晶体管驱动电路120的框图。低侧晶体管驱动电路120可具有第一反相器805、缓冲器810、第二反相器815、第二缓冲器820和第三缓冲器825。第三缓冲器825可向低侧晶体管115(参见图1)提供(LS_GATE)信号。在一些实施例中，可使用两个反相器/缓冲器级，这是因为到低侧晶体管115(参见图1)的栅极的输入可与(Vin)同步。因此，高状态下的(Vin)可对应于高状态下的低侧晶体管115的(Vgate)，且反之亦然。

在另外的实施例中，低侧驱动电路120的某些部分可具有非对称滞后。一些实施例可包含使用具有晶体管下拉850的电阻分压器840的非对称滞后。

其它实施例可具有多个输入“与非”门用于(STP_LS)信号(低侧晶体管115上的击穿保护)。在一个实施例中，低侧驱动电路120可从电平移位驱动器电路217接收击穿保护信号(STP_LS)。(STP_LS)信号的目的可类似于先前描述的(STP_HS)信号。(STP_LS)信号可确保低侧晶体管驱动电路120在电平移位驱动器电路217输出处于高状态下时不与低侧晶体管115的栅极117(参见图1)通信。在其它实施例中，第一反相器级805的输出可用作电平移位驱动电路217的(STP_HS)信号和用于自举晶体管驱动电路225的(BOOTFET_DR_IN)信号。

在一些实施例中，低侧晶体管驱动电路120可使用从UVLO电路227(参见图2)接收到的(LS_UVLO)信号的多个输入“与非”门。其它实施例可使用可与最终缓冲器级825中的最终下拉晶体管的栅极串联的关断延迟电阻器。在一些实施例中，延迟电阻器用以确保在低侧晶体管115关断之前关断自举晶体管。

现在参考图9，更详细地说明启动电路155。启动电路155可被设计成具有众多功能性，如下文更详细地论述。主要地，启动电路155可用以提供内部电压(在此状况下为START_Vcc)并提供足够的电流以支持由(Vcc)驱动的电路。此电压可保持接通以支持所述电路，直到(Vcc)充电到从干线电压135外部需要的电压(V+)为止。启动电路155还可提供可独立于启动电压的参考电压(Vref)以及参考电流吸收器(Iref)。

在一个实施例中，耗尽型晶体管905可充当电路中的主要电流源。在另外的实施例中，耗尽型晶体管905可由安置在钝化层上方的金属层形成。在一些实施例中，耗尽型晶体管905可将高电压场板(通常是任何高电压GaN技术固有的)用作栅极金属。在另外的实施例中，场介电质可充当栅极绝缘体。所得门控晶体管可以是具有高沟道夹断电压(Vpinch)的耗尽型装置(即，夹断电压与场介电质厚度成正比)。耗尽型晶体管905可被设计成阻断其漏极(连接到V+)与其源极之间的相对高电压。此连接可称为源极跟随器连接。耗尽型晶体管905可具有耦合到接地的栅极906、耦合到第一节点911的源极907和耦合到电压源135的漏极909。

在另外的实施例中，一系列相同二极管连接式增强型低电压晶体管910可与耗尽型晶体管905串联。相同二极管连接式增强型低电压晶体管910的串联可串联连接在第一节点911与第二节点912之间。一或多个中间节点913可安置在串联的相同二极管连接式增强型低电压晶体管910中的每一个之间。晶体管的宽度与长度比可设定从(V+)汲取的电流以及跨越每个二极管的电压。为了去除阈值电压并处理变化敏感度，串联的相同二极管连接式增强型低电压晶体管910可被设计为大沟道长度装置。在一些实施例中，串联的相同二极管连接式增强型低电压晶体管910可由一或多个高值电阻器替换。

在另外的实施例中，在串联的相同二极管连接式增强型低电压晶体管910的底端处，电流镜915可由两个增强型低电压晶体管构成且用以产生参考电流吸收器(Iref)。第一电流镜晶体管920可以是二极管连接式的，且第二电流镜晶体管925可具有连接到第一电流镜晶体管的栅极的栅极。第一电流镜晶体管920的源极和第二电流镜晶体管925的源极分别可耦合且系结到接地。第一电流镜晶体管920的漏极端子可耦合到第二结(junction)912，且第二电流镜晶体管925的源极端子可用作电流吸收器端子。电流镜915和串联的相同二极管连接式增强型低电压晶体管910的此堆叠可形成被称为到耗尽型晶体管905的“源极跟随器负载”的装置。

在其它实施例中，当耗尽型晶体管905的栅极906系结到接地时，耗尽型晶体管的源极907可在电流被供应到“源极跟随器负载”时采用接近(Vpinch)的电压。同时，跨越电流镜915中的二极管连接式晶体管920的压降可接近晶体管的阈值电压(Vth)。此条件意指跨越串联的相同二极管连接式增强型低电压晶体管910中的每一个的压降可等于(Vpinch-Vth)/n，其中‘n’是电流镜915与耗尽型晶体管905之间的二极管连接式增强型晶体管的数目。

举例来说，如果启动晶体管930的栅极从底部连接到第三相同二极管连接式增强型低电压晶体管，那么启动晶体管的栅极电压可以是3*(Vpinch-Vth)/n+Vth。因此，启动电压可以是3*(Vpinch-Vth)/n+Vth-Vth＝3*(Vpinch-Vth)/n。作为更具体实例，在(Vpinch)＝40伏的一个实施例中，(Vth)＝2伏，其中n＝6且(Vstartup)＝19伏。

在其它实施例中，启动电路155可产生参考电压信号(Vref)。在一个实施例中，产生(Vref)的电路可类似于上文所论述的启动电压产生电路。参考电压晶体管955可连接在相同二极管连接式增强型低电压晶体管910中的两个串联的晶体管之间。在一个实施例中，(Vref)＝(Vpinch-Vth)/n。

在另外的实施例中，停用下拉晶体管935可跨越启动晶体管930的栅极连接到源极。当停用信号为高时，将停用启动晶体管930。下拉电阻器940可连接到停用晶体管935的栅极以防止停用晶体管的错误接通。在其它实施例中，二极管箝位器945可连接在启动晶体管930的栅极与源极端子之间，以确保在电路操作期间不会违反启动晶体管的栅极到源极电压容量(即，经配置为栅极过压保护装置)。在一些实施例中，二极管箝位器945可制成具有一系列二极管连接式基于GaN的增强型晶体管1050，如图10中所说明。

现在参考图11，更详细地说明UVLO电路227。在一些实施例中，UVLO电路227可具有差分比较器1105、向下电平移位器1110和反相器1115。在另外的实施例中，UVLO电路227可使用由差分比较器/向下电平移位器电路中的启动电路155(参见图9)产生的(Vref)和(Iref)来产生馈送到电平移位驱动器电路217(参见图2)和低侧晶体管驱动器电路120中的(LS_UVLO)信号。在一些实施例中，UVLO电路227还可被设计成具有非对称滞后。在另外的实施例中，UVLO电路227的输出可独立于阈值电压。这可以通过选择具有相对高增益的差分比较器来实现。在一个实施例中，可通过增大电流源和差分比较器中的上拉电阻器的值来增大增益。在一些实施例中，电流和电阻器的限制可由(Vref)设定。

在其它实施例中，电压(VA)1120和(VB)1125可分别与(Vcc)或(Vdd_LS)和(Vref)成正比，如由每个输入上的电阻分压器比指示。当(VA)1120>(VB)1125时，反相端子的输出变成低状态。在一个具体实施例中，低状态＝(Vth)，这是因为电流源产生源极跟随器配置。类似地，当(VA)1120<(VB)1125时，输出变成高状态(Vref)。在一些实施例中，可能需要向下电平移位器1110，这是因为低电压需要向下移位一个阈值电压，以确保到下一级的低输入低于(Vth)。向下移位输出可由简单电阻器上拉反相器1115反相。反相器1115的输出是(LS_UVLO)信号。

现在参考图12，更详细地说明自举电容器充电电路157。在一个实施例中，自举二极管和晶体管电路157可包含高电压二极管连接式增强型晶体管1205与高电压自举晶体管1210的并联连接。在另外的实施例中，高电压二极管连接式增强型晶体管1205与高电压自举晶体管1210可被设计成共用相同漏极指状物。在一些实施例中，可从自举晶体管驱动电路225(参见图2)导出(BOOTFET_DR)信号。如上文所论述，高电压自举晶体管1210可与低侧晶体管115(参见图1)的接通重合地接通。

现在参考图13，可使用替代的自举二极管和晶体管电路1300来替代上文在图12中论述的自举二极管和晶体管电路157。在图13中所说明的实施例中，由增强型低电压GaN装置1310共源共栅的耗尽型装置1305可如示意图1300中所说明而连接。在另一实施例中，耗尽型装置1305的栅极可连接到接地以减少共源共栅增强型装置1310上的电压应力，这取决于耗尽型装置的夹断电压。

高侧装置

现在参考图14，详细说明高侧逻辑和控制电路153的实施例。在一个实施例中，高侧驱动器130从第一电平移位接收器1410和高侧UVLO电路1415接收输入，且向高侧晶体管125(参见图1)发送(HS_GATE)信号。在又另外实施例中，上拉触发电路1425经配置以接收(LSHIFT_1)信号并控制上拉晶体管1435。在一些实施例中，第二电平移位接收电路1420经配置以控制消隐晶体管1440。上拉晶体管1435和消隐晶体管1440两者可与上拉电阻器1430并联连接。在下文论述且在一些状况下在图16到20中更详细地展示高侧逻辑和控制电路153内的每个电路。

现在参考图15，更详细地说明第一电平移位接收器1410。在一些实施例中，第一电平移位接收器1410可将(L_SHIFT1)信号转换成可由高侧晶体管驱动器130(参见图14)处理以驱动高侧晶体管125(参见图1)的(LS_HSG)信号。在另外的实施例中，第一电平移位接收器1410可具有用于多电平向下移位器中的三个增强型晶体管1505、1510、1515和充当二极管箝位器的多个二极管连接式晶体管1520，如下文更详细地论述。

在一个实施例中，第一电平移位接收器1410可使(L_SHIFT1)信号向下移位3*Vth(例如，每个增强型晶体管1505、1510、1515可具有接近Vth的栅极到源极电压)。在一些实施例中，最后一个源极跟随器晶体管(例如，在此状况下为晶体管1515)可跨越其栅极到源极具有三二极管连接式晶体管箝位器1520。在另外的实施例中，可使用此布置，这是因为其源极电压可仅高达(Vdd_HS)(即，这是因为其漏极连接到Vdd_HS)，而其栅极电压可高达V(L_SHIFT1)-2*Vth。因此，在一些实施例中，最后一个源极跟随器晶体管1515上的最大栅极到源极电压可大于装置技术的最大额定栅极到源极电压。最终源极跟随器晶体管1515的输出是到高侧晶体管驱动130(参见图1)的输入(即，输出是LS_HSG信号)。在另外的实施例中，可使用多于或少于三个源极跟随器晶体管。在又另外实施例中，可在箝位器1520中使用多于或少于三个二极管连接式晶体管。

现在参考图16，更详细地说明第二电平移位接收器1420。在一个实施例中，第二电平移位接收器1420可具有向下电平移位电路1605和反相器电路1610。在一些实施例中，第二电平移位接收器1420可以与第一电平移位接收器1410(参见图15)类似的方式建构，除了第二电平移位接收器可仅具有一个向下电平移位电路(例如，增强型晶体管1615)和跟随的反相器电路1610之外。在一个实施例中，向下电平移位电路1605可从第二电平移位晶体管205(参见图2)接收(L_SHIFT2)信号。在一个实施例中，反相器电路1610可由(Vboot)信号驱动，且反相器的上拉晶体管的栅极电压可用作驱动消隐晶体管1440(参见图14)的(BLANK_FET)信号。在一些实施例中，电压可从低状态下的0伏变成高状态下的(Vboot+0.5*(Vboot-Vth))。类似于第一电平移位接收器1410，第二电平移位接收器1420可具有跨越源极跟随器晶体管1615的栅极到源极的二极管连接式晶体管箝位器1620。在其它实施例中，箝位器1620可包含少于或多于三个二极管连接式晶体管。

现在参考图17，更详细地说明上拉触发电路1425。在一个实施例中，上拉触发电路1425可具有第一反相器1705、第二反相器1710、RC脉冲发生器1715和栅极到源极箝位器1720。在一些实施例中，上拉触发电路1425可接收(L_SHIFT1)信号作为输入，且作为响应，一旦(L_SHIFT1)电压大致转变成第一反相器1705的输入阈值，上拉触发电路就产生脉冲。所产生脉冲可用作驱动上拉晶体管1435(参见图14)的(PULLUP_FET)信号。第二反相器1710可由(Vboot)而非(Vdd_HS)驱动，这是因为上拉晶体管1435栅极电压可能需要大于(L_SHIFT1)信号电压。

现在参考图18，更详细地说明高侧UVLO电路1415。在一个实施例中，高侧UVLO电路1415可具有向下电平移位器1805、具有非对称滞后的电阻器上拉反相器1810，和栅极到源极箝位器1815。在另外的实施例中，由高侧UVLO电路1415产生的(HS_UVLO)信号可有助于通过在自举电容器110电压变得低于某一阈值时关断由高侧驱动电路130(参见图14)产生的(HS_GATE)信号来防止电路故障。在一些实施例中，测量自举电容器110电压(Vboot)(即，浮动供电电压)，且作为响应，产生逻辑信号且将其与来自第一电平移位接收器1410的输出信号(LS_HSG)组合，所述输出信号接着用作到高侧栅极驱动电路130的输入。更具体地说，在此实施例中，举例来说，UVLO电路被设计成在(Vboot)减小到比开关节点(Vsw)145电压高小于4*Vth时接合。在其它实施例中，可使用不同阈值电平。

在另外的实施例中，高侧UVLO电路1415可在向下电平移位器1805中使(Vboot)向下移位，并将信号传送到具有非对称滞后1810的反相器。具有非对称滞后的反相器1810的输出可产生在逻辑上与来自第一电平移位接收器1410的输出组合以关断高侧晶体管125(参见图1)的(HS_UVLO)信号。在一些实施例中，滞后可用以减少高侧晶体管125(参见图1)的可能对半桥电路100的总体性能不利的自触发接通和关断事件的数目。

现在参考图19，更详细地说明高侧晶体管驱动器130。高侧晶体管驱动器130可具有第一反相器级1905，所述第一反相器级后跟随着高侧驱动级1910。第一反相器级1905可使从电平移位1接收器1410(参见图15)接收的向下移位(LS_HSG)信号反相。向下移位信号可接着通过高侧驱动级1910发送。高侧驱动级1910可产生(HS_GATE)信号以驱动高侧晶体管125(参见图1)。在另外的实施例中，第一反相器级1905可含有可确保当(HS_UVLO)处于高状态下时关断高侧晶体管125(参见图1)的双输入“或非”门。

现在参考图20，可使用参考电压产生电路2000以从供应轨产生高侧参考电压。此电路可放置在高侧GaN装置105上以产生参考开关节点电压145的内部电源供应器。在一些实施例中，电路2000可类似于图9中的启动电路155。电路2000中的一个差异可以是添加连接在第一节点2011与第二节点2012之间的源极跟随器电容器2010。在一些实施例中，可能需要源极跟随器电容器2010以确保在第一节点2011与第二节点2012之间产生良好的稳定电压，其不会随开关节点(Vsw)145处出现的dv/dt而波动。在其它实施例中，参考电压电容器2015可连接在参考电压晶体管2055的源极与第二节点2012之间。在一些实施例中，参考电压晶体管2055的漏极可连接到(Vboot)节点。在一些实施例中，可能需要参考电压电容器2015以确保(Vref)经良好地调节并且不对开关节点(Vsw)145(参见图1)处的高dv/dt条件作出响应。在又另外实施例中，电路2000中的另一差异可以是第二节点2012可耦合到不断变化的电压，例如开关节点(Vsw)145(参见图1)，而非穿过电流吸收器电路915(参见图9)的接地连接。在又另外实施例中，(Vref)可在半桥电路100中用作(Vdd_HS)。

电路2000中的另一差异可以是添加耦合在耗尽型晶体管2005与串联的相同二极管连接式增强型低电压晶体管2020之间的高电压二极管连接式晶体管2025(即，晶体管的栅极耦合到晶体管的源极)。更具体地说，高电压二极管连接式晶体管2025可具有耦合到耗尽型晶体管2005的源极、耦合到第一节点2011的漏极和耦合到其源极的栅极。高电压二极管连接式晶体管2025可用以确保源极跟随器电容器2010不会在源极跟随器电容器的顶板处的电压上升到高于(V+)时放电。在另外的实施例中，源极跟随器电容器2010可相对小且可集成在半导体衬底上或电子封装内。图20中还展示了可在半桥电路外部添加的自举电容器110。

在一些实施例中，屏蔽电容器160(参见图1)可从第一电平移位节点305(参见图3)和第二电平移位节点(未展示)连接到开关节点145，以辅助减少上文所论述的错误触发。在一些实施例中，屏蔽电容器160的值越大，电路越不会受到接地的寄生电容所导致的错误触发影响。然而，在高侧晶体管125关断期间，屏蔽电容器160可通过连接到第一电平移位节点305的上拉电阻器303(参见图3)放电。此可显著减缓高侧晶体管125的关断过程。在一些实施例中，此考量可用以设定屏蔽电容器160的值的上限。在另外的实施例中，可通过使用第一电平移位节点与开关节点145之间的箝位电路161(参见图1)来防止第一电平移位节点305(参见图3)上的过压条件。在一些实施例中，箝位电路161可由二极管连接式晶体管构成，其中晶体管的漏极连接到第一电平移位节点305(参见图3)且栅极和源极连接到开关节点(Vsw)145(参见图1)。在另外的实施例中，第二屏蔽电容器和第二箝位电路可放置在第二电平移位节点与开关节点(Vsw)145(参见图1)之间。

半桥电路1号操作

半桥电路100的以下操作序列仅仅是实例，且可在不脱离本发明的情况下使用其它序列。现在将同时参考图1、2和14。

在一个实施例中，当来自控制器的(PWM_LS)信号是高的时，低侧逻辑、控制和电平移位电路150向低侧晶体管驱动器120发送高信号。低侧晶体管驱动器120接着通过(LS_GATE)信号与低侧晶体管115通信以将其接通。这将开关节点电压(Vsw)145设定成接近0伏。当低侧晶体管115接通时，其提供使自举电容器110通过可连接在(Vcc)与(Vboot)之间的自举充电电路157被充电的路径。充电路径具有高电压自举二极管1205(参见图12)与晶体管1210的并联组合。(BOOTFET_DR)信号向自举晶体管1210(参见图12)提供驱动信号，所述驱动信号提供低电阻路径以用于为自举电容器110充电。

自举二极管1205(参见图12)可用以确保存在用于当不存在低侧晶体管115栅极驱动信号(LS_GATE)时在启动期间为自举电容器110充电的路径。在此时间期间，(PWM_HS)信号应该是低的。如果(PWM_HS)信号在此时间期间无意中接通(即，处于高状态下)，那么从低侧晶体管驱动器120产生的(STP_HS)信号将防止高侧晶体管125接通。如果在(PWM_HS)信号接通时接通(PWM_LS)信号，那么从电平移位驱动器电路217产生的(STP_LS)信号将防止低侧晶体管115接通。而且，在一些实施例中，(LS_UVLO)信号可防止低侧晶体管115和高侧晶体管125在(Vcc)或(Vdd_LS)变得低于预设阈值电压电平时接通。

在另外的实施例中，当(PWM_LS)信号是低的时，到低侧晶体管115的低侧栅极信号(LS_GATE)也是低的。在(PWM_LS)信号低状态到(PWM_HS)高状态转变之间的停滞时间期间，电感负载将迫使高侧晶体管125或低侧晶体管115在同步整流器模式下接通，这取决于功率流的方向。如果高侧晶体管125在停滞时间期间(例如，在升压模式操作期间)接通，那么开关节点(Vsw)145电压可上升接近(V+)135(干线电压)。

在一些实施例中，由于电容耦合到接地，开关节点145(Vsw)上的dv/dt条件可倾向于相对于开关节点(Vsw)145将第一电平移位节点(LSHIFT_1)305(参见图3)拉到低状态。这可接通高侧栅极驱动电路130，从而导致高侧晶体管125的非既定触发。在一个实施例中，这不会产生在击穿条件下可能损害半桥电路100的停滞时间。在另外的实施例中，为了防止此条件发生，消隐脉冲发生器223可感测低侧晶体管115的关断瞬态并发送脉冲以接通第二电平移位晶体管205。这可将(L_SHIFT2)信号电压拉到低状态，这接着与第二电平移位接收器1420通信以产生消隐脉冲信号(B_PULSE)来驱动消隐晶体管1440。消隐晶体管1440可接着充当上拉以防止第一电平移位节点(LSHIFT_1)305(参见图3)相对于交换节点(Vsw)145变成低状态。

在另外的实施例中，在停滞时间之后，当(PWM_HS)信号变成高状态时，电平移位驱动器电路217可向第一电平移位晶体管203的栅极发送高信号(经由来自电平移位驱动器电路217的L1_DR信号)。高信号将相对于开关节点(Vsw)145将第一电平移位节点(LSHIFT_1)305(参见图3)拉低，这将在高侧晶体管125的输入处产生高信号，从而接通高侧晶体管125。开关节点电压(Vsw)145将保持接近(V+)135。在一个实施例中，在此时间期间，自举电容器110可通过第一电平移位晶体管203(其在此时间期间处于接通状态)放电。

如果高侧晶体管125在相对长的时间(即，大工作周期)内保持接通，那么自举电容器110电压将降低到低电压，其足够低使得其将防止高侧晶体管125在(PWM_HS)信号变低时关断。在一些实施例中，这可能发生，因为(L_SHIFT1)信号可达到的最大电压是可能过低而无法关断高侧晶体管125的(Vboot)。在一些实施例中，可通过高侧UVLO电路1415防止此情形，所述高侧UVLO电路通过在(Vboot)变得低于特定电平时向高侧栅极驱动电路130发送高输入来强制性地关断高侧晶体管125。

在又另外实施例中，当(PWM_HS)信号变低时，第一电平移位晶体管203也将关断(经由来自电平移位驱动器电路217的L1_DR信号)。这会将第一电平移位节点(LSHIFT_1)305(参见图3)拉到高状态。然而，在一些实施例中，此过程可能相对缓慢，这是因为高值上拉电阻器303(参见图3)(在一些实施例中用以降低功耗)需要为附接到第一电平移位节点(L_SHIFT1)305(参见图3)的所有电容充电，包含第一电平移位晶体管213和屏蔽电容器160的输出电容(Coss)。这可增加高侧晶体管125的关断延迟。为了减少高侧晶体管125关断延迟，上拉触发电路1425可用以感测第一电平移位节点(L_SHIFT1)305(参见图3)何时变得高于(Vth)。此条件可产生被施加到与上拉电阻器1430并联地起作用的上拉晶体管1435的(PULLUP_FET)信号，可显著地加速第一电平移位节点(L_SHIFT1)305(参见图3)电压的上拉，从而促进关断过程。

半桥电路2号

现在参考图21，公开半桥电路2100的第二实施例。半桥电路2100可具有与图1中所说明的电路100相同的框图，然而，电路2100中的电平移位晶体管可以脉冲输入而非连续信号操作，如下文更详细地描述。在一些实施例中，脉冲输入可产生更低的功率耗散、电平移位晶体管上减小的应力和减少的切换时间，如下文更详细地论述。

继续参考图21，一个实施例包含使用低侧GaN装置2103、高侧GaN装置2105、负载2107、自举电容器2110和其它电路元件的集成半桥功率转换电路2100，如下文更详细地论述。一些实施例还可具有将一或多个输入提供到电路2100以调节电路的操作的外部控制器(图21中未展示)。电路2100仅用于说明性目的，且其它变体和配置处于本公开的范围内。

如在图21中进一步说明，在一个实施例中，集成半桥功率转换电路2100可包含安置在低侧GaN装置2103上的低侧电路，所述低侧GaN装置包含具有低侧控制栅极2117的低侧晶体管2115。低侧电路可进一步包含具有连接到低侧晶体管控制栅极2117的输出2123的集成低侧晶体管驱动器2120。在另一实施例中，可存在安置在包含具有高侧控制栅极2127的高侧晶体管2125的高侧GaN装置2105上的高侧电路。高侧电路可进一步包含具有连接到高侧晶体管控制栅极2127的输出2133的集成高侧晶体管驱动器2130。

高侧晶体管2125可用以控制到功率转换电路2100中的功率输入并具有连接到高侧晶体管的漏极2137的电压源(V+)2135(有时称为干线电压)。高侧晶体管2125可进一步具有耦合到低侧晶体管2115的漏极2143的源极2140，从而形成开关节点(Vsw)2145。低侧晶体管2115可具有连接到接地的源极2147。在一个实施例中，低侧晶体管2115和高侧晶体管2125可以是增强型场效应晶体管。在其它实施例中，低侧晶体管2115和高侧晶体管2125可以是任何其它类型的装置，包含但不限于基于GaN的耗尽型晶体管、与硅基增强型场效应晶体管串联连接的基于GaN的耗尽型晶体管、基于碳化硅的晶体管或硅基晶体管，所述耗尽型晶体管的栅极连接到硅基增强型晶体管的源极。

在一些实施例中，高侧装置2105和低侧装置2103可由基于GaN的材料制成。在一个实施例中，基于GaN的材料可包含一层硅上的一层GaN。在另外的实施例中，基于GaN的材料可包含但不限于一层碳化硅、蓝宝石或氮化铝上的一层GaN。在一个实施例中，基于GaN的层可包含但不限于例如氮化铝和氮化铟等其它第III族氮化物和例如AlGaN和InGaN等第III族氮化物合金的复合堆叠。

低侧装置

低侧装置2103可具有用于低侧装置和高侧装置2105的控制和操作的许多电路。在一些实施例中，低侧装置2103可包含控制低侧晶体管2115和高侧晶体管2125的切换连同其它功能的逻辑、控制和电平移位电路(低侧控制电路)2150，如下文更详细地论述。低侧装置2103还可包含启动电路2155、自举电容器充电电路2157和屏蔽电容器2160，如同样在下文更详细地论述。

现在参考图22，在功能上说明低侧控制电路2150内的电路。在下文论述且在一些状况下在图23到28中更详细地展示低侧控制电路2150内的每个电路。在一个实施例中，低侧控制电路2150的主要功能可以是从控制器接收例如PWM信号等一或多个输入信号并控制低侧晶体管2115和高侧晶体管2125的操作。

第一电平移位晶体管2203可以是“接通”脉冲电平移位晶体管，而第二电平移位晶体管2215可以是“关断”脉冲电平移位晶体管。在一个实施例中，来自控制器(未展示)的脉宽调制高侧(PWM_HS)信号可由反相器/缓冲器2250处理并发送到接通脉冲发生器2260和关断脉冲发生器2270上。接通脉冲发生器2260可产生对应于(PWM_HS)信号的低状态到高状态瞬态的脉冲，因此在脉冲的持续时间期间接通第一电平移位晶体管2203。关断脉冲发生器2270可类似地产生对应于(PWM_HS)信号的高状态到低状态转变的脉冲，因此在关断脉冲的持续时间期间接通第二电平移位晶体管2205。

第一电平移位晶体管2203和第二电平移位晶体管2205分别可用作电阻器上拉反相器电路中的下拉晶体管。更具体地说，接通可意味着相应电平移位节点电压相对于开关节点(Vsw)2145被拉低，且关断可致使相应电平移位节点采用(Vboot)电压。因为第一电平移位晶体管2203和第二电平移位晶体管2215分别仅在脉冲的持续时间内“接通”，所以这两个装置上的功率耗散和应力电平可小于图1中所说明的半桥电路100。

第一电阻器2207和第二电阻器2208分别可与第一电平移位晶体管2203和第二电平移位晶体管2215的源极串联地添加，以分别限制栅极到源极电压并因此限制穿过晶体管的最大电流。第一电阻器2207和第二电阻器2208分别可小于图1中所说明的半桥电路100中的源极跟随器电阻器，这可有助于较快地进行第一电平移位晶体管2203和第二电平移位晶体管2215的下拉动作，从而减少到高侧晶体管2125的传播延迟。

在另外的实施例中，第一电阻器2207和第二电阻器2208分别可被任何形式的电流吸收器替换。一个实施例可分别将第一电平移位晶体管2203和第二电平移位晶体管2205的源极连接到栅极到源极短路的耗尽型装置。在高电压GaN技术中形成的耗尽型晶体管的一个实施例可用叠置于场介电质层的顶部上的高电压场板金属中的一个替换增强型栅极堆叠。场介电质的厚度和金属的功函数可控制堆叠的夹断电压。

在另外的实施例中，第一电阻器2207和第二电阻器2208分别可被电流吸收器替换。在一个实施例中，可使用由启动电路2155(参见图21)产生的参考电流(Iref)。耗尽型晶体管和电流吸收器实施例两者相比于电阻器选项可导致裸片面积显著减小(即，这是因为小的耗尽型晶体管将满足且Iref已可用)。

自举晶体管驱动电路2225可类似于上文图2中所说明的自举晶体管驱动电路225。自举晶体管驱动电路2225可从低侧驱动电路2220(参见图22)接收输入，并将称为(BOOTFET_DR)的栅极驱动信号提供给自举电容器充电电路2157(参见图21)中的自举晶体管，如在上文更详细地论述。

现在参考图23，说明第一电平移位晶体管2203连同可位于高侧装置2105中的上拉电阻器2303。在一些实施例中，第一电平移位晶体管2203可操作为电阻器上拉反相器中的下拉晶体管，类似于图3中所说明的第一电平移位晶体管203。如上文所论述，拉高电阻器2303可安置在高侧装置2105(参见图21)中。第二电平移位晶体管2215可具有类似配置。在一些实施例中，在第一输出端子(LS_NODE)2305与开关节点(Vsw)2145(参见图21)之间可存在第一电容，且在第一输出端子2305与接地之间可存在第二电容，其中第一电容大于第二电容。第一电容可设计成使得响应于开关节点(Vsw)2145(参见图21)处的高dv/dt信号，允许C*dv/dt电流的大部分传导穿过第一电容，以确保第一输出端子2305处的电压跟踪开关节点(Vsw)处的电压。屏蔽电容器2160(参见图21)可经配置以充当如上文所描述的第一电容器。在另外的实施例中，屏蔽电容器2160(参见图21)可用以在半桥功率转换电路2100中在第一输出端子2305与开关节点(Vsw)2145(参见图21)之间产生电容。屏蔽电容器2160还可用以最小化第一输出端子2305与半导体装置的衬底之间的电容。在另外的实施例中，屏蔽电容器2160可建构于低侧GaN装置2103上。

现在参考图24，更详细地说明反相器/缓冲器电路2250。在一个实施例中，反相器/缓冲器电路2250可具有第一反相器级2405和第一缓冲器级2410。在另外的实施例中，反相器/缓冲器电路2250可由来自控制器(未展示)的(PWM_HS)信号直接驱动。第一反相器级2405的输出可以是到接通脉冲发生器2260(参见图22)的输入信号(PULSE_ON)，而第一缓冲器级2410的输出可以是到关断脉冲发生器2270的输入信号(PULSE_OFF)。

在一些实施例中，可通过将由UVLO电路2227(参见图22)产生的信号发送到安置在第一反相器级2405中的“与非”门中来产生任选(LS_UVLO)信号。如果(Vcc)或(Vdd_LS)变得低于某一参考电压(或参考电压的分数)，那么此电路可用以关断电平移位操作。在另外的实施例中，反相器/缓冲器电路2250可为低侧晶体管2115(参见图21)产生可施加到低侧晶体管栅极驱动电路2120的击穿保护信号(STP_LS1)。当(PWM_HS)信号是高的时，这可关断低侧晶体管栅极驱动电路2120(参见图21)，从而防止击穿。

现在参考图25，更详细地说明接通脉冲发生器2260。在一个实施例中，接通脉冲发生器2260可具有第一反相器级2505、第一缓冲器级2510、RC脉冲发生器2515、第二反相器级2520、第三反相器级2525和第三缓冲器级2530。在另外的实施例中，来自反相器/缓冲器电路2250(参见图22)的(PULSE_ON)信号输入可首先反相，并接着由RC脉冲发生器2515和方波发生器变换成接通脉冲。此操作的结果是被传输到第一电平移位晶体管2203(参见图22)的栅极驱动信号(LI_DR)。

在另外的实施例中，接通脉冲发生器2260可包括一或多个逻辑功能，例如二进制或组合性功能。在一个实施例中，接通脉冲发生器2260可具有(STP_HS)信号的多输入“或非”门。(STP_HS)信号可具有与(LS_GATE)信号相同的极性。因此，如果(STP_HS)信号是高的(对应于LS_GATE信号是高的)，那么可不产生接通脉冲，这是因为图25中的第一反相器电路2505将拉低，这将会去激活脉冲发生器2515。

在另外的实施例中，RC脉冲发生器2515可包含箝位二极管(未展示)。可添加箝位二极管以确保RC脉冲发生器2515在(PWM_LS)信号的极小工作周期内工作。在一些实施例中，接通脉冲发生器2260可经配置以接收介于2纳秒到20微秒范围内的输入脉冲并传输所述范围内的大体上恒定的持续时间的脉冲。在一个实施例中，如果跨越箝位二极管的电压变得大于(Vth)，那么箝位二极管可接通并使RC脉冲发生器2515中的电阻器短路(同时提供极小的电容器放电时间)。这可显著地改善脉冲发生器电路2260的最大操作工作周期(相对于PWM_HS信号)。

现在参考图26，更详细地说明关断脉冲发生器2270。在一个实施例中，关断脉冲发生器2270可具有RC脉冲发生器2603、第一反相器级2605、第二反相器级2610和第一缓冲器级2615。在另外的实施例中，关断脉冲发生器2270可从反相器/缓冲器电路2250(参见图22)接收可随后传达到RC脉冲发生器2603的输入信号(PULSE_OFF)。

在另外的实施例中，通过第一反相器级2605、第二反相器级2610和缓冲器级2615发送来自RC脉冲发生器2603的脉冲。脉冲可接着作为(L2_DR)信号发送到第二电平移位晶体管2215(参见图22)。箝位二极管还可包含在关断脉冲发生器2270中。在一些实施例中，工作原理可类似于上文关于接通脉冲发生器2260(参见图25)所论述的工作原理。此类操作原理可确保关断脉冲发生器2270在高侧晶体管2125(参见图21)的极低接通时间内操作(即，电路将在相对小的工作周期内操作)。在一些实施例中，关断脉冲发生器2270可经配置以接收介于2纳秒到20微秒范围内的输入脉冲并传输所述范围内的大体上恒定的持续时间的脉冲。在另外的实施例中，关断电平移位脉冲可由接通输入脉冲缩短以实现接通高侧晶体管2125的小于50纳秒的关断时间。

在一些实施例中，RC脉冲发生器2603可包含与电阻分压器网络连接的电容器。来自电阻器的输出可以是发送到反相器2275(参见图22)的信号(INV)，所述反相器2275产生传输到低侧驱动器电路2220的击穿保护信号(STP_LS2)。在另外的实施例中，关断脉冲发生器2270可包括一或多个逻辑功能，例如二进制或组合性功能。在一个实施例中，类似于(STP_LS1)信号，(STP_LS2)信号发送到低侧驱动器电路2220内的NAND逻辑电路。在一些实施例中，这些信号可用以确保在关断脉冲信号(PULSE_OFF)的持续时间期间，低侧晶体管2115(参见图21)不接通(即，这是因为高侧晶体管2125在关断脉冲期间关断)。在一些实施例中，此方法可适用于补偿关断传播延迟(即，PULSE_OFF信号可实现击穿保护)，从而确保低侧晶体管2115将仅在高侧晶体管2125栅极完全关断之后才接通。

在另外的实施例中，可使用第二电平移位晶体管2215来使消隐脉冲电平移位到高侧装置2105。为了实现这一点，可将消隐脉冲发送到到第一反相器级2605中的“或非”输入中。消隐脉冲可用以阻止由于开关节点Vsw 2145(参见图20)处的高dv/dt条件的错误触发。在一些实施例中，消隐脉冲不可用以对dv/dt引发或其它非期望电平移位输出脉冲进行滤波。

现在参考图27，更详细地说明消隐脉冲发生器2223。在一个实施例中，消隐脉冲发生器2223可以是比图1中所说明的半桥电路100中使用更简单的设计，这是因为方波脉冲发生器已经是关断脉冲发生器2270的部分。在一个实施例中，(LS_GATE)信号从低侧栅极驱动电路2220(参见图22)作为输入馈入到消隐脉冲发生器2223。此信号可经反相且接着通过RC脉冲发生器发送以产生正向脉冲。在一些实施例中，可使用反相信号，这是因为脉冲需要对应于(LS_GATE)信号的下降沿。此输出可用作到关断脉冲发生器2270的消隐脉冲输入(B_PULSE)。

现在参考图28，更详细地说明低侧晶体管驱动电路2220。在一个实施例中，低侧晶体管驱动电路2220可具有第一反相器级2805、第一缓冲器级2810、第二反相器级2815、第二缓冲器级2820和第三缓冲器级2825。在一些实施例中，可使用两个反相器/缓冲器级，这是因为到低侧晶体管2115的栅极的输入与(PWM_LS)信号同步。因此，在一些实施例中，(PWM_LS)高状态可对应于(LS_GATE)高状态，且反之亦然。

在另外的实施例中，低侧晶体管驱动电路2220还可包含非对称滞后，所述非对称滞后使用具有类似于120(参见图8)中描述的方案的晶体管下拉的电阻分压器。在一个实施例中，低侧晶体管驱动电路2220包含用于(STP_LS1)和(STP_LS2)(对接通低侧晶体管2115的击穿防止)信号的多个输入“与非”门。(STP_LS1)和(STP_LS2)信号可确保低侧晶体管驱动电路2220(参见图22)在高侧晶体管2125接通时不与低侧晶体管2115(参见图21)通信。此技术可用以避免击穿的可能性。其它实施例可包含(LS_UVLO)信号的“与非”门(类似于上文在图28中所使用的“与非”门)。一个实施例可包含与最终下拉晶体管的栅极串联的关断延迟电阻器。这可用以确保在低侧晶体管2115关断之前关断自举晶体管。

在另外的实施例中，低侧装置2103(参见图21)还可包含可分别类似于如上文所论述的启动电路155、自举电容器充电电路157、屏蔽电容器160和UVLO电路227的启动电路2155、自举电容器充电电路2157、屏蔽电容器2160和UVLO电路2227。

高侧装置

现在参考图29，更详细地说明高侧逻辑和控制电路2153和其如何与高侧晶体管驱动器2130交互。在一些实施例中，高侧逻辑和控制电路2153可以与上文在图15中所论述的高侧逻辑和控制电路153类似的方式操作。在另外的实施例中，高侧逻辑和控制电路2153可以不同方式操作，如下文更详细地论述。

在一个实施例中，电平移位1接收器电路2910从第一电平移位晶体管2203(参见图22)接收(L_SHIFT1)信号，所述第一电平移位晶体管2203在(PWM_HS)信号的低状态到高状态转变时接收接通脉冲，如上文所论述。作为响应，电平移位1接收器电路2910驱动上拉晶体管2960(例如，在一些实施例中，低电压增强型GaN晶体管)的栅极。在另外的实施例中，上拉晶体管2960可接着相对于开关节点(Vsw)2145电压将状态存储电容器2955电压上拉到接近(Vdd_HS)的值。状态存储电容器2955上的电压可接着传送到高侧晶体管驱动器2130并传送到高侧晶体管栅极2127(参见图21)的栅极上以接通高侧晶体管2125。在一些实施例中，状态存储电容器2955可以是经配置以响应于第一脉冲输入信号而改变状态并响应于第二脉冲输入信号而改变状态的锁存存储逻辑电路。在另外的实施例中，状态存储电容器2955可被任何类型的锁存电路替换，例如但不限于RS触发器。

在另外的实施例中，在此时间期间，电平移位2接收器电路2920可使下拉晶体管2965(例如，在一些实施例中，低电压增强型GaN晶体管)维持处于关断状态。这可切断状态存储电容器2955的任何放电路径。因此，在一些实施例中，状态存储电容器2955可具有相对小的充电时间常数和相对大的放电时间常数。

类似地，电平移位2接收器2920可从第二电平移位晶体管2215(参见图22)接收(L_SHIFT2)信号，所述第二电平移位晶体管2215在信号的高状态到低状态转变时接收关断脉冲，如上文所论述。作为响应，电平移位2接收器电路2920驱动下拉晶体管2965(例如，在一些实施例中，低电压增强型GaN晶体管)的栅极。在另外的实施例中，下拉晶体管2965可接着将状态存储电容器2955电压下拉(即，放电)到接近开关节点(Vsw)2145的值，所述开关节点(Vsw)2145可因此通过高侧晶体管驱动器2130关断高侧晶体管2125。

继续参考图29，第一屏蔽电容器2970和第二屏蔽电容器2975分别可从(L_SHIFT1)和(L_SHIFT2)节点连接，以帮助阻止开关节点(Vsw)2145(参见图21)处的高dv/dt条件期间的错误触发。在另外的实施例中，在(L_SHIFT1)和(L_SHIFT2)节点与开关节点(Vsw)2145(参见图21)之间还可存在箝位二极管。这可确保开关节点(Vsw)2145(参见图21)同(L_SHIFT1)与(L_SHIFT2)节点之间的电位差从未高于(Vth)。这可用以产生高侧晶体管2125(参见图21)的相对快速的接通和关断。

现在参考图30，更详细地说明电平移位1接收器2910。在一个实施例中，电平移位1接收器2910可包含向下电平移位器3005、第一反相器3010、第二反相器3015、第一缓冲器3020、第三反相器3025、第二缓冲器3030和第三缓冲器3135。在一些实施例中，电平移位1接收器2910使(L_SHIFT1)信号向下移位(即，调制)3*Vth的电压(例如，使用三个增强型晶体管，其中每个增强型晶体管可具有接近Vth的栅极到源极电压)。在其它实施例中，可使用更少或更多向下移位晶体管。

在另外的实施例中，最后一个源极跟随器晶体管可跨越其栅极到其源极具有三二极管连接式晶体管箝位器。在一些实施例中，可使用此配置，这是因为其源极电压可仅高达(Vdd_HS)(即，因为其漏极连接到Vdd_HS)，而其栅极电压可高达V(L_SHIFT1)-2*Vth。因此，在一些实施例中，最终源极跟随器晶体管上的最大栅极到源极电压可大于技术中的最大额定栅极到源极电压。

在另外的实施例中，第一反相器3010还可具有用于高侧欠压锁定的使用由高侧UVLO电路2915产生的(UV_LS1)信号的“或非”门。在一个实施例中，电平移位1接收器2910(参见图29)的输出可以是被传达到上拉晶体管2960(参见图29)的栅极的(PU_FET)信号。此信号可具有从低状态下的0伏变成高状态下的(Vdd_HS)+(Vdd_HS-Vth)的电压。此电压可在接通脉冲的持续时间内保持接通。

现在参考图31，更详细地说明电平移位2接收器2920。在一个实施例中，电平移位2接收器2920可类似于上文所论述的电平移位1接收器2910。在另外的实施例中，电平移位2接收器2920可包含消隐脉冲发生器3105、向下电平移位器3110、第一反相器3115、第二反相器3120、第一缓冲器3125、第三反相器3130、第二缓冲器3135和第三缓冲器3140。在一个实施例中，除了3*Vth向下电平移位器3110和多个反相器/缓冲器级以外，还可使用消隐脉冲发生器3105。

在其它实施例中，可以使用不同配置。在一些实施例中，当电平移位2接收器2920兼用作高侧晶体管2125(参见图21)关断以及消隐晶体管2940(参见图29)驱动以得到较好dv/dt抗扰性时，此特定配置可为适用的。在一些实施例中，消隐脉冲发生器3105可与图17中所说明的电平移位2接收器1520相同。在一个实施例中，电平移位2接收器2920(参见图29)可接收(L_SHIFT2)和(UV_LS2)信号，并作为响应而向下拉晶体管2965传输(PD_FET)信号。在另外的实施例中，第一反相器3115可具有用于来自高侧UVLO电路2915(参见图29)的(UV_LS2)信号的双输入“与非”门。

现在参考图32，更详细地说明高侧UVLO电路2915。在一个实施例中，高侧UVLO电路2915可包含向下电平移位器3205和电阻器上拉反相器级3210。在一些实施例中，高侧UVLO电路2915可经配置以通过在自举电容器2110电压变得低于某一阈值时关断到高侧晶体管2125(参见图21)的(HS_GATE)信号来防止电路故障。在一个实例实施例中，高侧UVLO电路2915被设计成在(Vboot)减小到比开关节点(Vsw)2145电压高小于4*Vth的值时接合。在另一实施例中，向下电平移位器3205的输出可以是传输到第二电平移位接收器2920的(UV_LS2)信号，且电阻器上拉反相器级3210的输出可以是传输到第一电平移位接收器2910的(UV_LS1)信号。

如下文所论述，在一些实施例中，高侧UVLO电路2915可不同于上文分别在图14和18中所论述的半桥电路100的高侧UVLO电路1415。在一个实施例中，(Vboot)信号可向下移位3*Vth并传送到电阻器上拉反相器级3210。在另外的实施例中，因为电平移位2接收器电路2920(参见图29)基于高侧晶体管2125(参见图21)而控制关断过程，所以在电平移位2接收器电路2920的输入处直接施加到“与非”门的3*Vth向下移位输出将接合欠压锁定。

然而，在一些实施例中，因为自举电压可能过低，所以这还可以保持上拉晶体管2960(参见图29)接通。在一些实施例中，这可产生冲突。当电平移位2接收器电路2920(参见图29)尝试保持高侧晶体管2125(参见图21)关断时，电平移位1接收器电路2910可尝试接通高侧晶体管。为了避免此情形，一些实施例可使来自高侧UVLO电路2915(参见图29)的3*Vth向下移位信号的输出反相，并将其发送到电平移位1接收器电路2910上的“或非”输入。这可确保电平移位1接收器电路2910不干扰UVLO引发的关断过程。

现在参考图33，更详细地说明高侧晶体管驱动器2130。在一个实施例中，高侧晶体管驱动器2130可包含第一反相器3305、第一缓冲器3310、第二反相器3315、第二缓冲器3320和第三缓冲器3325。在一些实施例中，高侧晶体管驱动器2130可以是比图1中所说明的半桥电路100中使用的高侧晶体管驱动器130更基本的设计。在一个实施例中，高侧晶体管驱动器2130从状态存储电容器2955(参见图29)接收(S_CAP)信号，并将对应驱动(HS_GATE)信号递送到高侧晶体管2125(参见图21)。更具体地说，当(S_CAP)信号处于高状态下时，(HS_GATE)信号处于高状态下且反之亦然。

半桥电路2号操作

半桥电路2100(参见图21)的以下操作序列仅仅是实例，且可在不脱离本发明的情况下使用其它序列。现在将同时参考图21、22和29。

在一个实施例中，当(PWM_LS)信号处于高状态下时，低侧逻辑、控制和电平移位电路2150可向低侧晶体管驱动器2120发送高信号，所述低侧晶体管驱动器接着将所述信号传达到低侧晶体管2115以将其接通。这可将开关节点(Vsw)2145电压设定成接近0伏。在另外的实施例中，当低侧晶体管2115接通时，其可为自举电容器2110提供用以充电的路径。充电路径具有高电压自举二极管与晶体管的并联组合。

在一些实施例中，自举晶体管驱动电路2225可向自举晶体管提供驱动信号(BOOTFET_DR)，所述自举晶体管提供用于为自举电容器2110充电的低电阻路径。在一个实施例中，自举二极管可确保当不存在低侧栅极驱动信号(LS_GATE)时在启动期间存在用于为自举电容器2110充电的路径。在此时间期间，(PWM_HS)信号应处于低状态下。如果(PWM_HS)信号在此时间期间无意中接通，那么从低侧驱动器电路2220产生的(STP_HS)信号将防止高侧晶体管2125接通。如果在(PWM_HS)信号接通时接通(PWM_LS)信号，那么从反相器/缓冲器2250和反相器2275产生的(STP_LS1)和(STP_LS2)信号分别将防止低侧晶体管2115接通。另外，在一些实施例中，(LS_UVLO)信号可防止低侧栅极2117和高侧栅极2127在(Vcc)或(Vdd_LS)变得低于预定电压电平时接通。

相反地，在一些实施例中，当(PWM_LS)信号处于低状态下时，到低侧晶体管2115的(LS_GATE)信号也可处于低状态下。在一些实施例中，在(PWM_LS)低信号与(PWM_HS)高信号转变之间的停滞时间期间，电感负载可迫使高侧晶体管2125或低侧晶体管2115在同步整流器模式下接通，这取决于功率流的方向。如果高侧晶体管2125在停滞时间期间接通(例如，处于升压模式下)，那么开关节点(Vsw)2145电压可上升接近(V+)2135(即，干线电压)。开关节点(Vsw)2145上的此dv/dt条件可倾向于相对于开关节点(即，由于电容耦合到接地)将(L_SHIFT1)节点拉动到低状态，这可接通高侧晶体管驱动器2130，从而引起高侧晶体管2125的非既定导电。此条件可抵消停滞时间，从而引起击穿。

在一些实施例中，通过使用消隐脉冲发生器2223以感测低侧晶体管2115的关断瞬态并发送脉冲以接通第二电平移位晶体管2205，可防止此条件发生。这可将(L_SHIFT2)信号拉到低状态，这可接着与电平移位2接收器电路2920通信以产生消隐脉冲来驱动消隐晶体管2940。在一个实施例中，消隐晶体管2940可充当上拉以防止(L_SHIFT1)信号相对于开关节点(Vsw)2145变成低状态。

在另外的实施例中，在停滞时间之后，当(PWM_HS)信号从低状态转变到高状态时，接通脉冲发生器2260可产生接通脉冲。这可在短暂的时间段内将(L_SHIFT1)节点电压拉低。在另外的实施例中，此信号可由电平移位1接收器电路2910反相，且短暂高信号将被发送到将使状态存储电容器2955充电到高状态的上拉晶体管2960。这可在高侧晶体管驱动器2130的输入处产生将接通高侧晶体管2125的对应高信号。开关节点(Vsw)2145电压可保持接近(V+)2135(即，干线电压)。状态存储电容器2955电压可在此时间期间保持在高状态下，这是因为不存在放电路径。

在又另外实施例中，在接通脉冲期间，自举电容器2110可通过第一电平移位晶体管2203放电。然而，因为所述时间段相对较短，所以自举电容器2110可不如其将在第一电平移位晶体管2203在(PWM_HS)信号的整个持续时间期间接通的情况下同等多地放电(图1中的半桥电路100中状况也是如此)。更具体地说，在一些实施例中，这可使UVLO接合的开关频率是比在图1中的半桥电路100的值相对更低的值。

在一些实施例中，当(PWM_HS)信号从高状态转变到低状态时，关断脉冲发生器2270可产生关断脉冲。这可在短暂的时间段内将(L_SHIFT2)节点电压拉低。此信号可由电平移位2接收器电路2920反相，且短暂高状态信号可被发送到将使状态存储电容器2955放电到低状态的下拉晶体管2965。这将在高侧晶体管驱动器2130的输入处产生将关断高侧晶体管2125的低信号。在另外的实施例中，状态存储电容器2955电压可在此时间期间保持在低状态下，这是因为其不具有放电路径。

在一个实施例中，因为电路2100中的关断过程不涉及通过高值上拉电阻器为电平移位节点电容器充电，所以关断时间可比在图1的半桥电路100中相对更短。在另外的实施例中，高侧晶体管2125接通和关断过程可受大体上类似的电平移位晶体管2203、2205的接通控制，因此接通和关断传播延迟可大体上类似。这可产生不需要如在图1中的半桥电路100中使用的上拉触发电路和/或上拉晶体管两者的实施例。

ESD电路

现在参考图34，在一些实施例中，一或多个引脚(即，从电子封装内的半导体装置到电子封装上的外部端子的连接件)可使用静电放电(ESD)箝位电路以保护电路。以下实施例说明可在本文中所公开的一或多个实施例以及可需要ESD保护的其它实施例中的一或多个引脚上使用的ESD箝位电路。在另外的实施例中，本文中所公开的ESD箝位电路可用于基于GaN的装置上。

说明静电放电(ESD)箝位电路3400的一个实施例。ESD箝位电路3400可具有使用由增强型晶体管制成的一或多个源极跟随器级3405的配置。每个源极跟随器级3405可具有连接到邻近源极跟随器级的源极3407的栅极3406。在图34中所说明的实施例中，使用四个源极跟随器级3405，然而在其它实施例中，可使用更少或更多源极跟随器级。电阻器3410耦合到源极跟随器级3405的源极3407。

ESD晶体管3415耦合到一或多个源极跟随器级3405，并可经配置以在暴露于过压脉冲时传导大于500mA的电流，如下文所论述。电阻器3410安置在ESD晶体管3415的源极3420与源极跟随器级3405的每个源极3407之间。源极跟随器级3405的漏极3408连接到ESD晶体管3415的漏极3425。最后一个源极跟随器级的源极3407耦合到ESD晶体管3415的栅极3430。

在一个实施例中，ESD箝位电路3400的接通电压可由源极跟随器级3405的总数目设定。然而，因为最后一个源极跟随器级是具有特定的漏极3408到源极3407电压和栅极3406到源极电压的晶体管，所以穿过最末电阻器3410的电流可以是相对大的，且可产生跨越ESD晶体管3415的较大栅极3430到源极3420电压。此条件可产生相对大的ESD电流容量，且在一些实施例中，相比于其它ESD电路配置，此条件可产生改进的泄漏性能。

在另外的实施例中，ESD箝位电路3400可关于晶体管大小和电阻器值具有多个自由度。在一些实施例中，ESD箝位电路3400能够制成小于其它ESD电路配置。在其它实施例中，可通过在源极跟随器级3405更接近ESD晶体管3415时递增地增大源极跟随器级的大小来改进ESD箝位电路3400的性能。在另外的实施例中，电阻器3410可例如被耗尽型晶体管、参考电流吸收器或参考电流源替换。

现在参考图35，说明类似于图34中的ESD箝位电路3400的实施例，然而，ESD箝位电路3500可具有呈不同配置的电阻器，如下文更详细地论述。ESD箝位电路3500可具有使用由一或多个增强型晶体管制成的一或多个源极跟随器级3505的配置。每个源极跟随器级3505可具有连接到邻近源极跟随器级的源极3507的栅极3506。在图35中所说明的实施例中，使用四个源极跟随器级3505，然而在其它实施例中，可使用更少或更多源极跟随器级。电阻器3510耦合在邻近源极跟随器级3505的源极3507之间。ESD晶体管3515通过安置在ESD晶体管3515的源极3520与源极跟随器级3505的源极3507之间的电阻器3510耦合到源极跟随器级3505。源极跟随器级3505的漏极3508可耦合在一起，且耦合到ESD晶体管3515的漏极3525。

电子封装

现在参考图36和37，在一些实施例中，一或多个半导体装置可安置在一或多个电子封装中。电子封装的多种封装配置和类型可用，且处于本公开的范围内。图36说明称为在内部具有两个半导体装置的方形扁平无引脚电子封装的一个实例。

电子封装3600可具有封装基底3610，其具有由一或多个端子3620包围的一或多个裸片衬垫3615。在一些实施例中，封装基底3610可包括引线框，而在其它实施例中，其可包括有机印刷电路板、陶瓷电路或另一种材料。

在图36中所描绘的实施例中，第一装置3620安装到第一裸片垫3615且第二装置3625安装到第二裸片垫3627。在另一实施例中，第一装置3620和第二装置3625中的一或多个分别可安装在安装到封装基底3610的绝缘体(未展示)上。在一个实施例中，绝缘体可以是陶瓷或其它非导电材料。第一装置3620和第二装置3625分别通过焊线3630或任何其它类型的电互连件电耦合到端子3640，电互连件例如是可用于倒装芯片应用中的倒装芯片凸块或柱。焊线3630可在装置接合垫3635与端子3640之间延伸，且在一些状况下延伸到裸片垫3615、3627，且在其它状况下延伸到邻近装置上的装置接合垫3635。

现在参考图37，展示电子封装3600的等角视图。端子3640以及裸片附接垫3615和3627可安置在外表面上且经配置以附接到印刷电路板或其它装置。在另外的实施例中，端子3640以及裸片附接垫3615和3627可仅接入电子封装3600内部，且其它连接件可安置在电子封装的外部。更具体地说，一些实施例可具有内部电气布线，且在内部连接件与外部连接件之间可能不存在一对一相关性。

在另外的实施例中，第一装置3620和第二装置3625(参见图36)和封装基底3610的顶表面可由例如模制化合物等非导电材料包封。可使用多种其它电子封装，例如但不限于SOIC、DIPS、MCM等等。此外，在一些实施例中，每个装置可在单独的电子封装中，而其它实施例可具有单个封装内的两个或更多个电子装置。其它实施例可具有一或多个电子封装内的一或多个无源装置。

图38是替代半桥功率转换电路3800的实施例的示意性图示。电路3800具有与本文中所论述的其它功率转换电路类似或相同的特征。电路3800包含控制电路系统3810、低侧驱动器3820、低侧电源开关3830、高侧驱动器3840、高侧电源开关3850、电感器3860、滤波器3870、负载3875和回转检测电路3880和3890。

电路3800经配置以通过电感器3860和滤波器3870向负载3875提供功率。高侧开关3850和低侧开关3830的接通时间比例控制负载3875处的平均电压。

控制电路系统3810的特征可与本文中所论述的其它控制电路类似或相同，且控制电路系统3810经配置以将控制信号提供到低侧驱动器3820和高侧驱动器3840，这致使低侧驱动器3820选择性地接通和关断低侧电源开关3830且致使高侧驱动器3840选择性地接通和关断高侧电源开关3840。控制电路系统3810经配置以根据接收到的输入信号选择性地接通和关断低侧电源开关3830和高侧电源开关3840以便实现负载3875处的所要电压。

图39是说明电路3800的一般操作的波形图。

在时间段T-1期间，响应于来自控制电路系统3810的信号，高侧驱动器3840致使节点VHG处的电压为高，使得高侧驱动器3850导电。另外，在时间段T-1期间，响应于来自控制电路系统3810的信号，低侧驱动器3820致使节点VLG处的电压为低。因此，在时间段T-1期间，开关节点VSW处的电压等于V+。

在时间段T-1转变到时间段T-2时，响应于来自控制电路系统3810的信号，高侧驱动器3840致使节点VHG为低。一旦节点VHG为低，在时间段T-2开始时，高侧开关3850就关断，且通过电感器3860的电流致使开关节点VSW处的电压朝向0V减小。

一旦开关节点VSW处的电压停止回转，在时间段T-3开始时，回转检测电路3880就将指示开关节点VSW不再回转的回转端信号提供到低侧驱动器3820。响应于回转端信号，且另外响应于来自控制电路系统3810的信号，低侧驱动器3820致使节点VLG处的电压为高，使得低侧开关3830接通。响应于低侧开关3830接通，电流通过低侧开关3830从直通电感器3860流动到接地。

在时间段T-3转变到时间段T-4时，响应于来自控制电路系统3810的信号，低侧驱动器3820致使节点VLG处的电压为低。一旦节点VHL为低，在时间段T-4开始时，低侧开关3830就关断，且通过电感器3860的电流致使开关节点VSW处的电压朝向V+增大。

一旦开关节点VSW处的电压停止回转，在时间段T-5开始时，回转检测电路3890就将指示开关节点VSW不再回转的回转端信号提供到高侧驱动器3840。响应于回转端信号，且另外响应于来自控制电路系统3810的信号，高侧驱动器3840致使节点VHG处的电压为高，使得高侧开关3850接通。响应于高侧开关3850接通，电流通过高侧开关3850从直通电感器3860流动到V+电源。

图40是驱动器电路4000的实施例的示意性图示。驱动器电路4000的实例可例如在电路3800中用作低侧驱动器3820和高侧驱动器3840中的任一个或两个。驱动器电路4000包含缓冲器4010、延迟电路4020、逻辑门4030和逻辑门4040。

如所属领域的技术人员所理解，缓冲器4010可以是常规缓冲器。缓冲器4010可以是本文中所论述的其它缓冲器中的任一个的实例。

如所属领域的技术人员所理解，延迟电路4020可以是常规延迟电路。举例来说，延迟电路4020可包含数个串联连接的反相器或缓冲器。延迟电路4020可另外或替代地包含包括串联电阻器的RC延迟滤波器，然后是连接到供应电压源的电容器。可另外或替代地使用其它延迟电路。

逻辑门4030基于分别连接到回转端输入和延迟电路4020的输出的第一输入和第二输入提供输出。

逻辑门4040基于分别连接到逻辑门4030的输出和缓冲器4010的输出的第一输入和第二输入提供输出。

在操作中，缓冲器4010和延迟电路4020各自接收信号输入IN。缓冲器4010根据接收到的信号驱动逻辑门4040的输入中的一个。如果逻辑门4040的输入中的另一个已从逻辑门4030接收导通信号，那么逻辑门4040导通从缓冲器4010接收到的信号。逻辑八4030响应于在其输入中的一个处接收到回转端信号或在其输入中的另一个处从延迟电路4020接收到延迟信号而产生导通信号。

举例来说，如果驱动器电路4000在电路3800中用作低侧驱动器3820，那么在输入IN处从控制电路系统3810接收逻辑高信号之后，缓冲器4010以逻辑高信号驱动逻辑门4040的输入中的一个。另外，响应于从逻辑门4030的回转端输入或从延迟电路4020接收到逻辑高输入，逻辑门4030在逻辑门4040的另一输入处产生逻辑高信号。响应于来自逻辑门4030的逻辑高信号，逻辑门4040将输出OUT驱动为高，使得低侧开关3830接通。

因此，一旦低侧驱动器3820从控制电路3810接收到逻辑高信号，低侧驱动器3820就响应于接收到的回转端信号或由延迟电路4020设定的延迟时间以逻辑高驱动节点VLG，且低侧开关3830接通。

类似地，如果驱动器电路4000在电路3800中用作高侧驱动器3840，那么在输入IN处从控制电路3810接收逻辑高信号之后，缓冲器4010以逻辑高信号驱动逻辑门4040的输入中的一个。另外，响应于从逻辑门4030的回转端输入或从延迟电路4020接收到逻辑高输入，逻辑门4030在逻辑门4040的另一输入处产生逻辑高信号。响应于来自逻辑门4030的逻辑高信号，逻辑门4040将输出OUT驱动为高，使得高侧驱动器3840接通。

因此，一旦高侧驱动器3840从控制电路3810接收到逻辑高信号，高侧驱动器3840就响应于接收到的回转端信号或由延迟电路4020设定的延迟时间以逻辑高驱动节点VHG，且高侧驱动器3840接通。

图41是回转检测电路4100的实施例的示意性图示。回转检测电路4100的实例可例如在电路3800中用作回转检测电路3880和3890中的任一个或两个。回转检测电路4100包含电容器4110、箝位电路4120、偏置电路4130和输出电路4140。

电容器4110经配置以将信号耦合到节点SENSE上，其中所耦合的信号由D和S输入节点处的电压之间的电压差的变化产生。在图38到41中所说明的实施例中，当开关节点VSW回转时，回转检测电路3880和3890的D和S输入节点处的电压之间的电压差减小。因此，回转检测电路4100的节点SENSE处的电压相对于输入节点S处的电压减小。

输出电路4140经配置以通过在输出节点SLEW END处产生逻辑高信号来响应节点SENSE处相对于输入节点S处的电压足够低的电压，从而指示跨越对应电源开关的漏极和源极的电压正在回转。

在图38到41中所说明的实施例中，一旦开关节点VSW已停止回转，回转检测电路3880和3890的D和S输入节点处的电压之间的电压差就不会改变。因此，回转检测电路4100的节点SENSE处的电压相对于输入节点S处的电压增大。

输出电路4140经配置以通过在输出节点SLEW END处产生逻辑低信号来响应节点SENSE处相对于输入节点S处的电压足够高的电压，从而指示跨越对应电源开关的漏极和源极的电压已停止回转。

箝位电路4120经配置以防止节点SENSE处的电压改变超出最小电压和最大电压中的一或多个。

偏置电路4130经配置以在节点SENSE处相对于输入节点S处的电压产生偏置电压，这致使输出电路4140在输出节点SLEW END处产生低逻辑信号。偏置电路4130的阻抗足够高，使得当开关节点VSW回转时，节点SENSE处的电压相对于输入节点S处的电压减小到足以输出电路4140通过在输出节点SLEW END处产生逻辑高信号来响应。

在一些实施例中，偏置电路4130产生用于输出电路4140的额外信号，如由连接偏置电路4130和输出电路4140的虚线所指示。

图42A是箝位电路4200的示意性图示，箝位电路4200可用作回转检测电路4100的箝位电路4120。箝位电路4200包含上拉箝位器4210和下拉箝位器4220。

如果节点SENSE处的电压比节点PD处的电压高大于上拉箝位器4210所确定的阈值，那么上拉箝位器4210将变得导电，并减少或防止节点SENSE处的电压的任何进一步增大。类似地，如果节点SENSE处的电压变得比节点S处的电压低大于下拉箝位器4220所确定的阈值，那么下拉箝位器4220将变得导电，并减少或防止节点SENSE处的电压的任何进一步减小。

图42B是箝位电路4250的示意性图示，箝位电路4250可用作回转检测电路4100的箝位电路4120。箝位电路4250包含偏置发生器4260和下拉箝位器4270。

偏置发生器4260包含上拉装置4264和二极管连接式FET 4266，在此实施例中，上拉装置4264包含电阻器。在操作中，来自节点PD、穿过上拉装置4264和FET 4266的电流在节点偏置处引发电压。如所属领域的技术人员所理解，节点偏置处的电压大体上由FET 4266的阈值电压确定，使得节点偏置处的电压大体上等于节点S处的电压加FET4266的阈值电压。

如果节点SENSE处的电压变得比节点偏置处的电压低大于下拉箝位器4270的FET的阈值电压，那么下拉箝位器4270变得导电。因此，如果节点SENSE处的电压变得低于大体上等于节点S处的电压的电压，那么下拉箝位器4270将变得导电，并减少或防止节点SENSE处的电压的任何进一步减小。

图43是偏置电路4300的示意性图示，偏置电路4300可用作回转检测电路4100的偏置电路4130。偏置电路4300包含第一二极管4310和第二二极管4320(或二极管连接式FET)。另外，偏置电路4300包含上拉电阻器4330。在替代实施例中，可使用替代的上拉装置。

在操作中，来自节点PD、穿过上拉电阻器4330且穿过第一二极管4310和第二二极管4320的电流在节点SENSE处引发电压。在节点SENSE处引发的电压大体上等于节点S处的电压加第一二极管4310和第二二极管4320的阈值电压。在一些实施例中，偏置电路4300还包含连接在节点SENSE与输出IN2之间的电阻器4340。

图44是输出电路4400的示意性图示，输出电路4400可用作回转检测电路4100的输出电路4140。输出电路4400包含开关4410和上拉电阻器4420。在替代实施例中，可使用替代的上拉装置。

在操作中，如所属领域的技术人员所理解，当输入节点IN1处的电压超出开关4410的阈值电压时，开关4410变得导电且将输出节点SLEW END处的电压减小到节点S处的电压或朝向节点S处的电压减小。另外，如所属领域的技术人员所理解，当输入节点IN1处的电压小于开关4410的阈值电压时，开关4410不导电，且上拉电阻器4420将输出节点SLEW END处的电压增大到节点PD处的电压或朝向节点PD处的电压增大。

当输出电路4400用作回转检测电路4100的输出电路4140且回转检测电路4100用作电路3800的回转检测电路3880时，响应于开关节点VSW处的电压朝向接地减小，回转检测电路4100的节点SENSE的电压相对于回转检测电路4100的节点S处的电压减小。响应于回转检测电路4100的节点感测的电压小于高于回转检测电路4100的节点S处的电压的阈值电压，输出电路4400的开关4410不导电，且节点SLEW END L处的电压由上拉电阻器4420拉高。由于节点SLEW END L处的高电压，低侧驱动器3820致使节点VLG处的电压为低，且低侧开关3830不导电。

一旦开关节点VSW处的电压停止减小，回转检测电路4100的节点SENSE的电压就由偏置电路4130相对于回转检测电路4100的节点S处的电压增大。响应于回转检测电路4100的节点感测的电压大于高于回转检测电路4100的节点S处的电压的阈值电压，输出电路4400的开关4410导电，且节点SLEW END L处的电压由输出电路4400的开关4410拉低。由于节点SLEW END L处的低压，如果控制电路3810已将适当信号提供到低侧驱动器3820，那么低侧驱动器3820致使节点VLG处的电压为高，且低侧开关3830导电。

当输出电路4400用作回转检测电路4100的输出电路4140且回转检测电路4100用作电路3800的回转检测电路3890时，响应于开关节点VSW处的电压朝向节点V+处的电压增大，回转检测电路4100的节点SENSE的电压相对于回转检测电路4100的节点S处的电压减小。响应于回转检测电路4100的节点感测的电压小于高于回转检测电路4100的节点S处的电压的阈值电压，输出电路4400的开关4410不导电，且节点SLEW END H处的电压由上拉电阻器4420拉高。由于节点SLEW END H处的高电压，高侧驱动器3840致使节点VHG处的电压为低，且高侧开关3850不导电。

一旦开关节点VSW处的电压停止增大，回转检测电路4100的节点SENSE的电压就由偏置电路4130相对于回转检测电路4100的节点S处的电压增大。响应于回转检测电路4100的节点感测的电压大于高于回转检测电路4100的节点S处的电压的阈值电压，输出电路4400的开关4410导电，且节点SLEW END H处的电压由输出电路4400的开关4410拉低。由于节点SLEW END H处的低压，如果控制电路3810已将适当信号提供到高侧驱动器3840，那么高侧驱动器3840致使节点VHG处的电压为高，且高侧开关3850导电。

图45是输出电路4500的示意性图示，输出电路4500可用作回转检测电路4100的输出电路4140。输出电路4400包含锁存器4510、第一路径4520和第二路径4540。

如所属领域的技术人员所说明和理解，锁存器4510基于节点P1、P21和P22处由第一路径4520和第二路径4540产生的信号产生SLEW END输出。可以使用替代的锁存器实施方案。

第一路径4520包含传递晶体管4524、偏置发生器4522、上拉装置4526、反相器4528、反相器4532、电容器4534和下拉电阻器4538。

偏置发生器4522产生用于传递晶体管4524的栅极的电压。在输入节点IN1处施加的电压与上拉装置4526协作或抵靠上拉装置4526工作而上拉或下拉节点S1处的电压。

反相器4528使节点S1处的信号反向，且用反向信号驱动反相器4532。反相器4532接收信号，并且通过电容器4534驱动节点P1。

电阻器4538将节点P1处的电压偏置到节点S处的电压。响应于输入节点IN1处的电压从低变高，第一路径4520致使节点P1处的电压从低变高。另外，响应于输入节点IN1处的电压从高变低，第一路径4520致使节点P1处的电压从高变低。

因为上拉装置4526将节点S1处的电压偏置为高，所以第一路径4520相对于其响应输入节点IN1处的电压转变从高变低而快速响应输入节点IN1处的电压转变从低变高。因此，第一路径4520对开关节点VSW处的电压回转的响应更慢，且对开关节点VSW处的电压停止回转的响应更快。

第二路径4540包含反相器4542、耦合电容器4544、下拉电阻器4546、下拉晶体管4548、反相器4552、耦合电容器4554和下拉电阻器4556。

反相器4542使输入节点IN2处的信号反向，所述信号的极性与输入节点IN1处的信号相同，但电压更低。耦合电容器4544将反相器4542的输出耦合到节点P21，所述节点P21通过下拉电阻器4546偏置到节点S处的电压。响应于节点P1处的高电压，下拉晶体管4548提供快速路径，从而致使节点P21处的电压为低，使得输出电路4500快速响应开关节点VSW处的电压停止回转。使节点P21处的电压为低还防止输出SLEW END在输入节点IN2处没有适当电压转变的情况下变高。

反相器4542还驱动反相器4552，反相器4552使从反相器4542接收到的信号反相且在其输出处产生反相信号。耦合电容器4554将反相器4552的输出耦合到节点P22，所述节点P22通过下拉电阻器4556偏置到节点S处的电压。

因为输入节点IN2处的电压低于输入IN1处的电压且与反相器4542直接连接，且因为反相器4542的输出通过耦合电容器4544直接连接到节点P21，所以第二路径4540相对于其响应输入节点IN2处的电压转变从低变高而快速响应输入节点IN2处的电压转变从高变低。因此，第二路径4540对开关节点VSW处的电压回转的响应更快，且对开关节点VSW处的电压停止回转的响应更慢。

因此，第一路径4520快速地致使输出电路4500提供指示开关节点VSW停止回转的输出SLEW END电压，且第二路径4540快速地致使输出电路4500提供指示开关节点VSW回转的输出SLEW END电压。因此，由于具有第一路径4520和第二路径4540两者，输出电路4500快速响应开关节点VSW处的电压回转和开关节点VSW处的电压停止回转两者。

图46是上拉电路4600的示意性图示，上拉电路4600可用作输出电路4500的第一路径4520的上拉装置4526，如图45中所说明。

在一些实施例中，上拉电路4600包含电阻器4610。

在替代实施例中，上拉电路4600另外包含自举电路4650，自举电路4650增加拉高节点S1处的电压的速度。自举电路4650包含上拉晶体管4620、栅极电压发生器5640和自举电容器4630。

在操作中，输入节点IN1(上拉电路4600中的节点PGS)处的电压根据导通门4642、电阻器4644和二极管4646上拉或下拉上拉晶体管4620的栅极处的电压。在输入节点IN1和节点S1处的负电压转变期间，上拉晶体管4620的栅极处的电压小于高于节点S1处的电压的阈值电压。因此，在输入节点IN1和节点S1处的负电压转变期间，上拉晶体管4620关断。在输入节点IN1和节点S1处的正电压转变期间，一旦上拉晶体管4620的栅极处的电压大于高于节点S1处的电压的阈值电压，上拉晶体管4620接通，且有助于上拉节点S1处的电压。另外，随着节点S1处的电压增大，自举电容器4630将电荷耦合到上拉晶体管4620的栅极上，使得上拉晶体管4620的栅极处的电压增大到高于节点PD处的电压，使得上拉晶体管4620在节点S1处的电压增大到节点PD处的电压时保持接通。

图47是半导体装置4710的横截面图。装置4710包含源电极4712、漏电极4713、栅电极4714和场板电极4716，且形成在GaN衬底4740上，在一些实施例中，GaN衬底4740是另一衬底上方的GaN缓冲层。

2DEG感应层4750形成在衬底4740上方。在一些实施例中，2DEG(2维电子气体)由压电效应(应力)、带隙差动和极化电荷的组合感应。举例来说，在表面处可存在传导带的减少，其中传导带下降到低于费米能级以产生装满电子的电位阱。在一些实施例中，2DEG感应层4750包括例如约20nm厚Al(25％)Ga(75％)N范围内的AlGaN。在替代性实施例中，2感应层可包括AlN、AlGaInN或另一种材料。在一些实施例中，2DEG感应层4750包括具有高Al含量的薄边界层和具有较少Al含量的较厚层。2DEG感应层4750可具有GaN顶盖层。在一些实施例中，2DEG感应层4750不具有GaN顶盖层。

在一些实施例中，2DEG由矩形量子阱产生。举例来说，可使用两个紧密间隔的异质结接口将电子限制于矩形量子阱。

为了隔离电元件之间的载流子，可在装置4710与一或多个其它装置之间的2DEG感应层4750中形成隔离区。隔离区为电绝缘的，且防止邻近电元件之间的传导。在一些实施例中，隔离区是通过使用例如氧、氮或氩等中性物质的离子轰击形成的。邻近元件之间的隔离由对晶格2DEG感应层4750的损坏产生。替代地，可通过植入化学物种来形成隔离区，所述化学物种自身或与其它掺杂剂组合产生化学活性深层状态。

栅极堆叠4755形成在2DEG感应层4750上方。举例来说，栅极堆叠4755可包含若干层化合物半导体(即，3N层)，化合物半导体各自包含氮和来自周期表第3列的一或多个元素，例如铝或镓或铟或其它元素。这些层可被掺杂或未掺杂。如果其被掺杂，那么其可掺杂有N型或P型掺杂剂。可使用与绝缘栅极、肖特基栅极、PN栅极、凹进栅极和其它栅极相对应的栅极堆叠。

例如氮化硅(例如，Si3N4、Si2N或SN)等相对厚的绝缘体层4760可以沉积在栅极堆叠4755上方。在一些实施例中，厚绝缘体层4760仅包括单层绝缘体材料。在一些实施例中，厚绝缘体层4760的厚度可以是例如约200nm、300nm、400nm、500nm或600nm。在一些实施例中，厚绝缘体层4760仅包括单层绝缘体材料。举例来说，可使用化学机械抛光或其它技术来平坦化厚绝缘体层4760。

开口可形成在厚绝缘体层4760中以暴露装置4710的源极和漏极欧姆接触区4715和4717。接着可沉积并图案化欧姆金属以在欧姆接触区域4715和4717中形成欧姆触点4770。在图案化欧姆金属之后，可对欧姆金属退火以在欧姆触点4770与暴露于欧姆接触区4715和4717中的2DEG感应层4750之间形成低电阻电连接。

可在欧姆触点4770上方应用相对薄的绝缘体4780(例如，氮化物)以在进一步处理期间保护它们。在一些实施例中，薄绝缘体层4780仅包括单层绝缘体材料。在一些实施例中，薄绝缘体4780为约15nm、25nm、50nm、75nm、100nm、200nm、400nm或500nm。

可形成薄绝缘体4780中的开口以暴露栅极堆叠4755，且可沉积栅极金属4790。可接着图案化栅极金属4790以形成栅极触点4792和场板4794。

层间电介质(ILD)4785可形成于栅极金属结构上方，且可经蚀刻以形成通孔4795的开口以将欧姆触点4770电连接到源电极4712和漏电极4713、栅电极4714和场板电极4716，这些电极通过沉积和蚀刻金属层而形成。

可使用额外或替代的结构和过程步骤。

如所属领域的技术人员所理解，如果例如场板电极4716通过例如一或多个金属化层电连接到源电极4712，那么装置10的结构充当晶体管。如所属领域的技术人员所理解，当充当晶体管时，源电极4712执行为用于晶体管的源电极，漏电极4713执行为用于晶体管的漏电极，且栅电极4714执行为用于晶体管的栅电极。

如所属领域的技术人员所理解，如果栅电极4714通过例如一或多个金属化层电连接到源电极4712，那么装置10的结构可充当电容器。如所属领域的技术人员所理解，当充当电容器时，漏电极4713执行为电容器的第一板的端子，且场板电极4716执行为电容器的第二板的端子。电连接的栅电极4714和源电极4712的电压可固定处于低于漏电极4713和场板电极4716的电压的电压，以防止装置10像二极管连接式晶体管一样将电流从源电极4712传导到漏电极4713。

在一些实施例中，回转检测电路4100的电容器4110由被连接且充当电容器的装置10的实例形成。举例来说，回转检测电路4100的电容器4110可以是装置10的实例，其栅极和源极电极两者都连接到接地，其漏电极连接到回转检测电路4100的D输入，且其提交的板状电极连接到回转检测电路4100的节点SENSE。

在前文说明书中，本发明的实施例已经参考可针对不同实施方案变化的许多特定细节进行描述。因此，应在说明性意义上而非限制性意义上看待说明书和图式。本发明范围的单一和排他性指示符和由申请人预期是本发明范围的内容是以产生包含任何后续校正的此类权利要求的特定形式产生于本申请的权利要求书集合的字面及等效范围。