阅读说明：本技术 半导体元件 (Semiconductor device with a plurality of semiconductor chips ) 是由 张全仁 于 2018-11-08 设计创作，主要内容包括：本公开提供一半导体元件。该半导体元件包括一差异扩大元件及一接收器。该差异扩大元件接收一输入信号,该输入信号具有表示一逻辑状态的一电压电平,且基于该电压电平,通过改变该差异扩大元件的导通程度,将该输入信号转换为一处理信号；以及该接收器从该差异扩大元件接收该处理信号,且基于该处理信号判断该输入信号的该逻辑状态。(The present disclosure provides a semiconductor device including a difference expansion element that receives an input signal having a voltage level indicative of a logic state and that converts the input signal to an processed signal by changing a degree of conduction of the difference expansion element based on the voltage level, and a receiver that receives the processed signal from the difference expansion element and determines the logic state of the input signal based on the processed signal.)

半导体元件

本公开主张2018/07/20申请的美国正式申请案第16/040,965号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开关于一种半导体元件，特别涉及一种具有一接收器的半导体元件。

背景技术

集成电路(integrated circuit，IC)中的输入接收器用以接收IC外部的信号，判定此信号的逻辑状态，并将信号转换为例如IC中可用的轨到轨(rail-to-rail)信号。一般而言，在操作中，输入接收器将信号与参考信号进行比较，以判断信号的逻辑状态。接下来，如果信号高于参考电压，则输入接收器输出表示逻辑高状态的电压电平，者如果信号低于参考电压，则输出表示逻辑低状态的电压电平。

通常，信号的逻辑高状态和逻辑低状态之间的电压电平差异较大时，有助于提高输入接收器执行判断的准确度。但是，在实务上，信号可能受到噪声的干扰，导致差异相对不显著。因此，可能影响判断的准确性。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种半导体元件，包括：一差异扩大元件及一接收器。该差异扩大元件经配置以接收一输入信号，该输入信号具有表示一逻辑状态的一电压电平，且基于该电压电平，通过改变该差异扩大元件的导通程度，将该输入信号转换为一处理信号。该接收器经配置以从该差异扩大元件接收该处理信号，且基于该处理信号以判断该输入信号的该逻辑状态。

在一些实施例中，该差异扩大元件经配置以因应于该电压电平的一第一电压电平操作在一第一导通状态下。在一些实施例中，该差异扩大元件经配置以因应于该电压电平的一第二电压电平操作在一第二导通状态下。该第一导通状态的导通性低于该第二导通状态的导通性。该差异扩大元件更经配置以增加该第一电压电平的一区别度，其中该第一电压电平表示该第一逻辑状态。

在一些实施例中，当该第一逻辑状态是一逻辑低状态时，该差异扩大元件通过降低该第一电压电平增加该第一电压电平该区别度，并且该差异扩大元件通过降低该第一电压电平得到一降低第一电压电平，其中该降低第一电压电平做为一电压电平，该电压电平代表该处理信号的一逻辑低状态。

在一些实施例中，该差异扩大元件包括一电阻器和一P型晶体管。该电阻耦接在该接收器和一参考接地之间。该P型晶体管包括接收该输入信号的一源极，和同时耦接到该电阻器及该接收器的一漏极。

在一些实施例中，当该第一逻辑状态是一逻辑高状态时，该差异扩大元件通过增加该第一电压电平增加该第一电压电平的该区别度，并且该差异扩大元件通过增加该第一电压电平得到一增加第一电压电平，其中该增加第一电压电平做为一电压电平，该电压电平代表该处理信号的一逻辑高状态。

在一些实施例中，该差异扩大元件包括一电阻器和一N型晶体管。该电阻器耦接在该接收器和一供应电压之间。该N型晶体管包括接收该输入信号的一源极，和同时耦接到该电阻器及该接收器的一漏极。

在一些实施例中，该N型晶体管的该漏极直接耦接到该电阻器和该接收器。

本公开另提供一种半导体元件，包括：一差异扩大元件及一接收器。该差异扩大元件经配置以将一输入信号转换为一处理信号。该差异扩大元件包括一电阻器和一电流源。该电流源经配置以因应于该输入信号的一第一电压电平，向该电阻器提供一第一电流，其中该第一电压电平表示该输入信号的一逻辑状态的一逻辑高状态。该电流源经配置以因应于该输入信号的一第二电压电平，向该电阻器提供一第二电流，其中该第二电压电平表示该输入信号的一逻辑状态的一逻辑低状态。该电流源和电阻器之间一接点的一电压做为该处理信号。相较于基于该第一电流的该电阻的一跨压，基于该第二电流的该电阻的一跨压可忽略不计。该接收器经配置以从该差异扩大元件接收该处理信号，且基于该处理信号以判断该输入信号的该逻辑状态。

在一些实施例中，该电阻器及该电流源耦接在该输入信号及一参考接地之间。

在一些实施例中，该电阻器的一个端点的一电压做为该处理信号，该电阻器的另一个端点的一电压电平是该参考接地。

本公开另提供一种半导体元件，包括：一差异扩大元件及一接收器。该差异扩大元件经配置以接收一输入信号，并通过将该输入信号的一第一电压电平和一第二电压电平之间一差异扩大，转换该输入信号为一处理信号。该第一电压电平代表该输入信号的一逻辑状态是一逻辑高状态，该第二电压电平表示该输入信号的该逻辑状态是一逻辑低状态。该接收器经配置以从该差异扩大元件接收该处理信号，且基于该处理信号判断该输入信号的该逻辑状态。

在一些实施例中，该差异扩大元件经配置以扩大差异是通过将该第一电压电平降低一第一程度，以及将该第二电压电平降低一第二程度，该第二程度大于该第一程度。

在一些实施例中，该差异扩大元件经配置以扩大该差异是通过将该第一电压电平增加一第一程度，以及将该第二电压位增加一第二程度，该第二程度小于该第一程度。

在一些实施例中，该接收器更经配置以将该处理信号与一参考电压进行比较，其中该参考电压是在该第一电压电平与该第二电压电平之间动态调整。

在一些现有的动态随机存取存储器(dynamic random access memory，DRAM)中，接收器直接地接收输入信号，并将输入信号与参考电压进行比较。但是，输入信号可能包含噪声，使得接收器无法正确地判断输入信号的逻辑状态。

在本公开中，相较于输入信号的电压电平差，处理信号的电压电平差相对较大。因此，即使在处理信号中存在噪声，但相较于相对较大的电压电平差，噪声所引起的不利影响是可以忽略。因此，接收器判断逻辑状态的准确性相对地较高。

上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。

图1是示意图，例示本公开一些实施例的一半导体元件；

图2是示意图，例示本公开一些实施例的另一半导体元件；

图3是示意图，例示本公开一些实施例的又另一半导体元件；

图4是示意图，说明本公开一些实施例的图3半导体元件的操作示意图；

图5是示意图，说明本公开一些实施例的图3半导体元件的另一操作；

图6是波形图，说明于本公开一些实施例的图4及图5的操作波形图；

图7是波形图，说明本公开一些实施例的图3半导体元件的次优操作；

图8是波形图，说明本公开一些实施例的图7实施例的另一操作波形图；

图9是示意图，例示本公开一些实施例的更另一半导体元件；

图10是流程图，例示本公开一些实施例的一半导体元件的操作方法。

附图标记说明：

1 半导体元件

2 接收器

4 半导体元件

5 方法

6 半导体元件

10 差异扩大元件

12 接收器

20 差异扩大元件

22 电流源

24 电阻器

40 差异扩大元件

50 操作

52 操作

54 操作

60 差异扩大元件

D 漏极

Dn 漏极

G 栅极

Gn 栅极

M P型晶体管

Mn N型晶体管

n1 龙头

S 源极

Sn 源极

Vbias 偏压

VDD 供应电压

Vin 输入信号

Vn1 电压

Vout 输出电压

Vp 处理信号

Vref 参考电压

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。

图1是例示本公开一些实施例的一半导体元件1的示意图。参照图1，半导体元件1包括一差异扩大元件10及一接收器12。在一些实施例中，半导体元件1是做为动态随机存取存储器(dynamic random access memory，DRAM)的一元件。

在一些实施例中，差异扩大元件10用以接收一输入信号Vin。输入信号Vin包括，例如，一时钟信号、一数据信号、一位址信号和其他合适的信号。输入信号Vin具有表示一逻辑状态的一电压电平。在一些实施例中，差异扩大元件10用以，通过基于该电压电平改变该差异扩大元件10的导通程度，将该输入信号Vin转换为一处理信号Vp。在一些实施例中，除了表示该逻辑状态的该电压电平被改变之外，处理信号Vp中的信息和输入信号Vin中的信息以相同的方式被维持。在一些实施例中，通过改差异扩大元件10的导通程度，代表逻辑高状态的该电压电平和代表逻辑低状态的该电压电平之间的一差异被扩大，如此，有助于提高信息判断的准确度。

在一些实施例中，接收器12用以从差异扩大元件10接收处理信号Vp，并将处理信号Vp与参考电压Vref进行比较，然后输出一输出电压Vout。在一些实施例中，基于该比较结果，接收器12判断处理信号Vp的一逻辑状态，并在输出电压Vout中提供该判断结果。在一些实施例中，接收器12包括一差分对(differential pair)和一电流镜(current mirror)。该差分对用以接收参考电压Vref和处理信号Vp。

在一些现有的动态随机存取存储器(dynamic random access memory，DRAM)中，一接收器直接地接收一输入信号，并将该输入信号与一参考电压进行比较。但是，该输入信号可能包含噪声，使得该接收器无法正确地判断该输入信号的逻辑状态。

在本公开中，相较于输入信号Vin的电压电平的差异，处理信号Vp的电压电平(表示逻辑状态)的差异相对较大。在一些实施例中，即使处理信号Vp中存在噪声，但相较于在相对较大的表示逻辑状态的电压电平上的差异，噪声所引起的不利影响可以忽略。因此，接收器12在判断逻辑状态时的准确度相对较高。

图2是例示本公开一些实施例的另一半导体元件2的示意图。参照图2，半导体元件2类似于图1中描述和例示的半导体元件1，除了例如半导体元2包括一差异扩大元件20，其中差异扩大元件20包括一电流源22和一电阻器24。

在一些实施例中，耦接在输入信号Vin和电阻器24之间的电流源22用以因应于输入信号Vin的不同电压电平向电阻24器提供不同的电流。在一些实施例中，电流源22因应于输入信号Vin的一第一电压电平，向该电阻24器提供一第一电流，其中该第一电压电平表示输入信号Vin逻辑状态的一逻辑高状态。在一些实施例中，电流源22因应于输入信号Vin的一第二电压电平，向该电阻器24提供一第二电流，其中该第二电压电平表示输入信号Vin逻辑状态的一逻辑低状态。在一些实施例中，该第二电流显著地小于该第一电流。

在一些实施例中，电阻器24用以从电流源22接收电流，并基于该电流以提供一处理电压Vp。在一些实施例中，电流源22和电阻器24之间一接点n1的一电压Vn1做为处理信号Vp。在一些实施例中，电阻器24的一个端点的一电压做为处理信号Vp，电阻器24的另一个端点的一电压电平是一参考接地。

在一些实施例中，如前所述，该第二电流显著地小于该第一电流；因此，基于该第二电流的电阻器24的一跨压相较于基于该第一电流的电阻器24的一跨压，可忽略不计。在一些实施例中，当接收到该第二电流时，代表逻辑低状态的处理信号Vp的一电压电平实质上等于该参考接地。在一些实施例中，当输入信号Vin的一第二电压电平约为400mV(毫伏特)时，在接点n1代表一逻辑低状态的一电压电平约为0V(伏特)。类似地，在一些实施例中，当输入信号Vin的第二电压电平约为500mV，在接点n1代表一逻辑低状态的一电压电平约仍约为0V。

在本公开中，电流源22因应于输入信号Vin的一逻辑低状态，提供极小的该第二电流。因此，当输入信号Vin被转换为处理信号Vp时，处理信号Vp代表一逻辑低状态的一电压电平实质上等于该参考接地。总而言之，在一些实施例中，代表一逻辑高状态的一电压电平和代表一逻辑低状态的一电压电平之间的一差异被扩大。在一些实施例中，即使处理信号Vp中存在噪声，但相较于相对较大的该电压电平之间的该差异，噪声所引起的不利影响可以忽略。因此，接收器12在判断逻辑状态时的准确度相对较高。

图3是例示本公开一些实施例的又另一半导体元件的示意图。参照图3，半导体元件4类似于图3描述和例示的半导体元件2。除了例如半导体元4包括具有一P型晶体管M的一差异扩大元件40之外。在一些实施例中，P型晶体管M具有接收输入信号Vin的一源极S、接收一偏压Vbias的一栅极G和耦接到接点n1与接收器12的一输入的一漏极D。

在一些实施例中，P型晶体管M是功率场效应晶体管，例如P型金属氧化物半导体(p-type metal oxide semiconductor，PMOS)场效应晶体管。

在一些实施例中，偏压Vbias的设计取决于输入信号Vin，使得输入信号Vin的该第一电压电平与偏压Vbias的差大于P型晶体管M的临界电压。

在一些实施例中，通过一晶体管的电流对电压的特性，P型晶体管M可以因应于输入信号Vin的不同电压电平提供不同的电流，然后，如前所述，扩大电压电平的差异。在一些实施例中，即使处理信号Vp中存在噪声，但相较于相对大的该电压电平之间该差异，噪声所引起的不利影响可以忽略；因此，接收器12在判断该逻辑状态时的准确度相对较高。

图4是例示说明图3半导体元件4于本公开一些实施例的一操作示意图。图5是例示说明图3半导体元件4于本公开一些实施例的另一操作示意图。图6是波形图，例示说明于本公开一些实施例于图4及图5中的操作波形图。

在本实施例中，半导体元件4做为***双倍数据速率存储器(double data rate4，DDR4)的一元件。结果，在接收器12的参考电压Vref上存在一自我训练的机制。参考电压Vref被持续地训练(或动态调整)到表示一逻辑高状态的一电压电平和表示一逻辑低状态的一电压电平之间的一最佳电压。在一些实施例中，该最佳电压包括在代表一逻辑高状态的一电压电平和代表一逻辑低状态的一电压电平之间的一中间电压。但是，本公开并不限于此。为便于讨论，在下面的讨论中，该最佳电压是指该中间电压。

参照图4至图6，提供了一些数值以便更理解图4所示的半导体元件4的操作。但是，这些数值仅作例示用，本公开并不限于此。假设输入信号Vin的第一电压电平约为1200mV，第二电压电平约为600mV，偏压Vbias约为600mV，P型晶体管M的临界电压约为200mV。此外，通常，参考电压Vref被设置在该第一电压电平和该第二电压电平之间的一中间电压，即大约900mV。

在操作中，参照图4和图6，P型晶体管M的源极至栅极电压Vsg约为600mV，大于P型晶体管M的临界电压。因此，P型晶体管M导通良好，具有相对较小的电阻，并且向电阻器24提供相对大的电流。由于相对小的电阻，P型晶体管M和电阻24将输入信号Vin约1200mV的第一电压电平稍微降低一第一程度，约200mV，并在接点n1提供约1000mV的电压Vn1。1000mV的电压Vn1做为处理信号Vp，代表一逻辑高状态。

此外，在操作中，参照图5和图6，P型晶体管M的源极至栅极电压Vsg约为0mV，小于P型晶体管M的临界电压。因此，P型晶体管M是在，例如，一截止区域。因此，P型晶体管M不导通，表现出相对大的电阻，并且不向电阻器24提供电流或提供极小的电流。因为没有提供电流，所以P型晶体管M和电阻器24将输入信号Vin约600mV的一第二电压电平显著地降低一第二程度，约600mV，并在接点n1提供约0mV的电压Vn1。0mV的电压Vn1为处理信号Vp，并且代表一逻辑低状态。也就是说，当P型晶体管M的导通相对较差时，P型晶体管M和电阻器24通过降低该第二电压电平来增加该第二电压电平的该区别度。

总而言之，P型晶体管M因应于一逻辑低状态操作在一第一导通状态下。此外，P型晶体管M因应于一逻辑高状态操作在一第二导通状态下。该第一导通状态的导通性低于该第二导通状态的导通性。P型晶体管M和电阻器24增加了代表一逻辑低状态的一电压电平的该区别度。

关于输入信号Vin，该第一电压电平和该第二电压电平之间的一电压差Vdiff1约为600mV。参考电压Vref和该第一电压电平之间的一电压差Vmh约为300mV。参考电压Vref和该第二电压电平之间的一电压差Vml约为300mV。

关于处理信号Vp，表示一逻辑高状态的一电压电平和表示一逻辑低状态的一电压电平之间的一电压差Vdiff2约为1000mV。此外，在此情况下，由于自训练机制的功能，参考电压Vref从约900mV被调节至约500mV。因此，参考电压Vref与处理信号Vp的一电压电平(表示一逻辑高状态)之间的电压差Vmh1是500mV。另外，参考电压Vref与处理信号Vp的一电压电平(表示逻辑低状态)之间的电压差Vml1是500mV。

与电压差Vdiff1、电压差Vml和电压差Vmh分别相比，电压差Vdiff2、电压差Vml1和电压差Vmh1相对较大。因此，即使处理信号Vp中存在噪声，但相较于相对大的该电压电平差异，噪声所引起的不利影响可以忽略；因此，接收器12在判断该逻辑状态时的准确度相对较高。

图7是例示本公开一些实施例的图3半导体元件的次优操作波形图。参照图7，输入信号Vin的一第一电压电平约为1000mV，输入信号Vin的一第二电压电平约为700mV。它们之间的一电压差Vdiff1只有约300mV，这相对较小的电压差可能导致接收器12错误判断逻辑状态的可能性提高。

在本公开中，利用差异扩大元件4，输入信号Vin的该第二电压电平从大约700mV显著地降低到大约0mV。另一方面，输入讯Vin的该第一电压电平从约1000mV略减到约950mV。一电压差Vdiff2约为950mV。一电压差从约300mV的电压差Vdiff1增加到约950mV的电压差Vdiff2，这是相对大的增加。

总而言之，即使输入信号Vin是次优的，利用差异扩大元件4，如上所述，扩大了该电压电平之间的差异。因此，在最坏情况下，接收器12判断逻辑状态时的准确度相对较高。

图8是例示本公开一些实施例的图7实施例的另一操作波形图。参照图8，类似于图6的实施例，半导体元件4做为DDR4的一元件。结果，电压差Vml1变为约475mV，大于约150mV的电压差Vml。此外，电压差Vmh1变约为475mV，大于约150mV的电压差Vmh。因此，即使处理信号Vp中存在噪声，但相较于相对大的该电压电平差异，噪声所引起的不利影响可以忽略；因此，接收器12判断该逻辑状态时的准确度相对较高。

图9是例示本公开一些实施例的更另一半导体元件6的示意图。参照图9，半导体元件6类似于图1描述和例示的半导体元件4。除了例如半导体元件6包括一差异扩大元件60之外。

差异扩大元件60包括一N型晶体管Mn和一电阻24。N型晶体管Mn包括接收输入信号Vin的一源极Sn、接收偏压Vbias的一栅极Gn和耦接到接收器12的一输入的一漏极Dn。电阻器24耦接在一供应电压VDD和接收器12的该输入之间。

差异扩大元件60的操作类似于差异扩大元件40的操作。因此，在此省略对类似细节的描述。简而言之，因应于输入信号Vin的该第二电压电平，N型晶体管Mn导通相对较好，向电阻器24提供相对大的电流。N型晶体管Mn和电阻器24略微增加输入信号Vin的该第二电压电平。也就是说，处理信号Vp的一电压电平(表示一逻辑低状态)略高于输入信号Vin的该第二电压电平。

相反地，因应于输入信号Vin的该第一电压电平，N型晶体管Mn的导通性相对较差，N型晶体管Mn向电阻器24提供相对小的电流。由于电流相对较小，电阻器24的跨压实质上可被忽略。N型晶体管Mn和电阻器24显著地增加输入信号Vin的该第一电压电平。增加的第一电压电平实质上等于供应电压VDD。也就是说，处理信号Vp的一电压电平(表示一逻辑高状态)显著地高于输入信号Vin的该第一电压电平。因此，当N型晶体管Mn的导通性相对较差时，N型晶体管Mn和电阻器24通过增加该第一电压电平来增加该第一电压电平的一区别度。因此，如上所述，该电压电平的一差异被扩大。在一些实施例中，即使处理信号Vp中存在噪声，但相较于相对大的该电压电平的该差异，噪声所引起的不利影响可以忽略；因此，接收器12判断逻辑状态时的准确度相对较高。

图10是例示本公开一些实施例的一半导体元件的操作方法流程图。在一些实施例中，参照图5，操作方法5包括操作50、52和54。

在一些实施例中，操作方法5开始于操作50，其中接收一输入信号，该输入信号具有代表一逻辑状态的一电压电平。

在一些实施例中，操作方法5进行到操作52，其中通过基于该电压电平，改变一差异扩大元件的一导通程度，将该输入信号转换为一处理信号。

在一些实施例中，操作方法5继续操作54，其中通过该差异扩大元件将该处理信号提供给该半导体元件的一接收器。

操作方法5仅是一个实施例，非意图限制超出权利要求所定义的本公开的精神与范围。可以在操作方法5之前、期间和之后提供附加操作，并且可以替换、删除或移动所描述的一些操作以用于该方法的其他实施例。

在本公开中，通过改差异扩大元件10的一导通程度，代表逻辑高状态的一电压电平和代表一逻辑低状态的一电压电平之间的一差异被扩大，这有助于提高信息判断的准确度。

在一些现有的动态随机存取存储器(dynamic random access memory，DRAM)中，接收器直接接收输入信号，并将输入信号与参考电压进行比较。然而，输入信号可能包括噪声，使得接收器可能无法正确地判断输入信号的逻辑状态。

在本公开中，相较于输入信号Vin的该电压电平的该差异，处理信号Vp的该电压电平的该差异相对较大。即使处理信号Vp中存在噪声，但相较于相对大的该电压电平的该差异，噪声所引起的不利影响可以忽略；因此，接收器12判断逻辑状态时的准确度相对较高。

本公开提供一种半导体元件，包括：一差异扩大元件及一接收器。该差异扩大元件经配置以接收一输入信号，该输入信号具有表示一逻辑状态的一电压电平，且基于该电压电平，通过改变该差异扩大元件的一导通程度，将该输入信号转换为一处理信号。该接收器经配置以从该差异扩大元件接收该处理信号，且基于该处理信号判断该输入信号的该逻辑状态。

本公开的另一实施例提供一种半导体元件，包括：一差异扩大元件及一接收器。该差异扩大元件经配置以将一输入信号转换为一处理信号。该差异扩大元件包括一电阻器和一电流源。该电流源经配置以因应于该输入信号的一第一电压电平，向该电阻器提供一第一电流，其中该第一电压电平代表一逻辑状态的一逻辑高状态。该电流源经配置以因应于该输入信号的一第二电压电平，向该电阻提供一第二电流，其中该第二电压电平代表一逻辑状态的一逻辑低状态。该电流源和电阻器之间一接点的该电压做为该处理信号。相较于基于该第一电流的该电阻的一跨压，基于该第二电流的该电阻的一跨压可忽略不计。该接收器经配置以从该差异扩大元件接收该处理信号，且基于该处理信号判断该输入信号的该逻辑状态。

本公开的另一实施例提供一种半导体元件，包括：一差异扩大元件及一接收器。该差异扩大元件经配置以接收一输入信号，并通过将该输入信号的一第一电压电平和一第二电压电平之间的一差异扩大，转换该输入信号为一处理信号。该第一电压电平代表该输入信号的一逻辑状态是一逻辑高状态。该第二电压电平代表该输入信号的一逻辑状态的一逻辑低状态。该接收器经配置以从该差异扩大元件接收该处理信号，且基于该处理信号判断该输入信号的该逻辑状态。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。

再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。