阅读说明：本技术 工艺腔室和半导体处理设备 (Process chamber and semiconductor processing equipment ) 是由 张璐 于 2018-06-29 设计创作，主要内容包括：本发明公开了一种工艺腔室和半导体处理设备。包括：腔室本体；基座,位于所述腔室本体内；盖板,盖设在所述腔室本体上,且与所述腔室本体之间绝缘间隔；下电极射频电源,与所述基座和所述盖板选择性地电连接；并且,启辉阶段,所述盖板为悬浮状态,所述下电极射频电源与所述盖板电性导通,以通过容性耦合的方式使得等离子体发生启辉；启辉结束,所述下电极射频电源与所述基座电性导通,以形成射频自偏压。盖板在启辉阶段为悬浮状态,并且,在启辉阶段,下电极射频电源与盖板电性导通,从而可以通过容性耦合的方式实现等离子体启辉,进而可以降低启辉阶段的晶圆损伤,且同时还能够有效降低腔室颗粒污染,提高晶圆的加工良率,降低制作成本。(The invention discloses a process chamber and semiconductor processing equipment. The method comprises the following steps: a chamber body; a pedestal located within the chamber body; the cover plate is covered on the cavity body and is insulated and spaced from the cavity body; a lower electrode radio frequency power supply selectively electrically connected to the base and the lid; in the glow starting stage, the cover plate is in a suspension state, the lower electrode radio frequency power supply is electrically conducted with the cover plate, and plasma is started in a capacitive coupling mode; and after the starting is finished, the lower electrode radio frequency power supply is electrically conducted with the base to form radio frequency self-bias voltage. The cover plate is in a suspension state in the glow starting stage, and the lower electrode radio frequency power supply is electrically conducted with the cover plate in the glow starting stage, so that plasma glow starting can be realized in a capacitive coupling mode, wafer damage in the glow starting stage can be reduced, particle pollution of a cavity can be effectively reduced, the processing yield of wafers is improved, and the manufacturing cost is reduced.)

工艺腔室和半导体处理设备

技术领域

本发明涉及半导体设备技术领域，具体涉及一种工艺腔室和一种半导体处理设备。

背景技术

等离子体设备广泛用于当今的半导体、太阳能电池、平板显示等制作工艺中。在目前的制造工艺中，已经使用等离子体设备类型包括电容耦合等离子体类型、电感耦合等离子体类型以及电子回旋共振等离子体等类型。目前这些类型的放电被广泛应用于物理气相沉积、等离子体刻蚀以及等离子体化学气相沉积等领域。

电感耦合等离子体是指在射频电流加在射频线圈上，在射频线圈周围感应出随时间变化的电磁场，在放电空间中产生并维持等离子体的一种放电方式。因为这种方式可以稳定的产生较高密度的等离子体，所以应用十分广泛。

但是，射频线圈上的射频电流会使线圈与等离子体之间除了存在感性耦合外，还存在容性耦合。这种容性耦合会引起减少线圈寿命，降低能量耦合效率等问题。

相关技术中，为了降低容性耦合影响，通常在射频线圈与等离子体之间加入法拉第屏蔽件来抑制容性耦合的影响，为了使得屏蔽效果良好，往往使得法拉第屏蔽件直接接地。

但是，在法拉第屏蔽件接地的前提下，需要高电压产生等离子体，从而需要很大的功率来进行启辉，甚至无法启辉，或者采用下电极启辉，而下电极启辉的方式偏压较高，会对晶圆产生损伤。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种工艺腔室和一种半导体处理设备。

为了实现上述目的，本发明的第一方面，提供了一种工艺腔室，包括：

腔室本体；

基座，位于所述腔室本体内；

盖板，盖设在所述腔室本体上，且与所述腔室本体之间绝缘间隔；

下电极射频电源，与所述基座和所述盖板选择性地电连接；并且，

启辉阶段，所述盖板为悬浮状态，所述下电极射频电源与所述盖板电性导通，以通过容性耦合的方式使得等离子体发生启辉；

启辉结束，所述下电极射频电源与所述基座电性导通，以形成射频自偏压。

可选地，所述工艺腔室还包括第一选择连接件；

所述下电极射频电源经由所述第一选择连接件与所述基座和所述盖板选择性地电连接。

可选地，所述第一选择连接件包括选择开关；

所述选择开关的静触头与所述下电极射频电源电连接，所述选择开关的动触头选择性地与所述基座和所述盖板电连接。

可选地，所述工艺腔室还包括：

第一匹配器，串联设置在所述基座和所述选择开关之间；

第二匹配器，串联设置在所述盖板和所述选择开关之间。

可选地，所述工艺腔室还包括第一绝缘件；

所述第一绝缘件夹设在所述腔室本体和所述盖板之间，以使得所述盖板与所述腔室本体之间绝缘间隔。

可选地，所述工艺腔室还包括第二选择连接件；

所述盖板经由所述第二选择连接件与接地端选择性地电连接；并且，

启辉阶段，所述第二选择连接件使得所述盖板与所述接地端不导通，以使得所述盖板呈悬浮状态；

启辉结束，所述第二选择连接件使得所述盖板与所述接地端电性导通。

可选地，所述盖板为金属材料；

所述盖板朝向所述腔室本体的一个表面经过粗糙处理；或，所述盖板朝向所述腔室本体的一个表面设置有绝缘材料层，并且，所述绝缘材料层经过粗糙处理。

可选地，所述盖板的材料或所述盖板表面的绝缘材料与工艺需要附着的金属或氧化物材料相同。

可选地，所述工艺腔室还包括：

介质窗，与所述腔室本体耦接；

射频线圈，放置在所述介质窗上，所述射频线圈经由第三匹配器与上电极射频电源电连接；

法拉第屏蔽件，位于所述腔室本体内，且与所述介质窗对应设置，所述法拉第屏蔽件经由所述腔室本体直接接地。

本发明的第二方面，提供了一种半导体处理设备，包括前文记载的所述的工艺腔室。

本发明的工艺腔室和半导体处理设备。其盖板在启辉阶段为悬浮状态，并且，在启辉阶段，下电极射频电源与盖板电性导通，从而可以通过容性耦合的方式实现等离子体启辉，也即可以实现工艺腔室的非下电极启辉，进而可以降低启辉阶段的晶圆损伤，且同时还能够有效降低腔室颗粒污染，提高晶圆的加工良率，降低制作成本。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的

具体实施方式

一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本发明第一实施例中工艺腔室的结构示意图；

图2为本发明第二实施例中法拉第屏蔽件的结构示意图。

附图标记说明

100：工艺腔室；

110：腔室本体；

120：基座；

130：盖板；

141：下电极射频电源；

142：上电极射频电源；

150：第一选择连接件；

161：第一匹配器；

162：第二匹配器；

163：第三匹配器；

171：第一绝缘件；

172：第二绝缘件；

181：介质窗；

182：射频线圈；

190：法拉第屏蔽件；

191：环状本体；

192：缝隙。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

如图1所示，本发明的第一方面，涉及一种工艺腔室100，该工艺腔室100包括腔室本体110、基座120、盖板130和下电极射频电源141。其中，基座120位于腔室本体110内，该基座120用于承载晶圆(图中并未示出)，以在基座120上完成晶圆的工艺制程，例如，刻蚀、沉积等。盖板130盖设在腔室本体110上，例如，盖板130可以盖设在腔室本体110的顶部，以便于为晶圆在工艺制程时，提供一个封闭的工艺环境，避免外界颗粒杂质落入腔室本体110内部。该盖板130通常由金属材料制成，例如，铝等。并且，盖板130与腔室本体110之间绝缘间隔，例如，可以在盖板130和腔室本体110之间设置一个绝缘件，或者是在盖板130朝向腔室本体的表面上涂覆一层绝缘材料，再或者，也可以在腔室本体与盖板130相对的表面上涂覆一层绝缘材料层等等，从而可以实现盖板130与腔室本体110之间的绝缘间隔。下电极射频电源141与基座120和盖板130选择性地电连接。

具体地，如图1所示，在启辉阶段，盖板130为悬浮状态，所谓的悬浮状态是指：盖板130在这个阶段中，其并没有接地。并且，在启辉阶段，下电极射频电源141与盖板130电性导通，当该下电极射频电源141提供射频功率时，盖板130和腔室本体110之间可以形成类似电容的结构，盖板130和腔室本体110分别相当于电容的两个极，从而可以通过容性耦合的方式使得等离子体发生启辉。

在等离子体发生启辉后，也即启辉阶段结束，下电极射频电源141与基座120电性导通，以形成射频自偏压，从而可以利用所形成的射频自偏压吸引等离子体轰击晶圆表面，以进行晶圆的工艺制程。

本实施例结构的工艺腔室100，盖板130在启辉阶段为悬浮状态，并且，在启辉阶段，下电极射频电源141与盖板130电性导通，从而可以通过容性耦合的方式实现等离子体启辉，也即可以实现工艺腔室100的非下电极启辉，进而可以降低启辉阶段的晶圆损伤。

如图1所示，工艺腔室100还包括第一选择连接件150。其中，下电极射频电源141经由该第一选择连接件150与基座120和盖板130选择性地电连接。

具体地，如图1所示，第一选择连接件150可以为选择开关，该选择开关的静触头可以与下电极射频电源141电连接，选择开关的动触头选择性地与基座120和盖板130电连接。也就是说，当该选择开关的动触头与基座120电连接时，下电极射频电源141与基座120电性导通；当该选择开关的动触头与盖板130电连接时，下电极射频电源141与盖板130电性导通。

需要说明的是，上述选择开关的具体结构，例如，可以为继电器，或者，也可以是射频开关等等。

本实施例结构的工艺腔室100，通过所设置的第一选择连接件150，也即选择开关，实现了下电极射频电源141与基座120和盖板130之间的选择性电连接，结构简单，且能够有效控制下电极射频电源141与基座120、盖板130之间的通断状态。

如图1所示，工艺腔室100还包括第一匹配器161和第二匹配器162。其中，第一匹配器161串联设置在基座120和选择开关之间。第二匹配器162串联设置在盖板130和选择开关之间。

本实施例结构的工艺腔室100，通过所设置的第一匹配器161和第二匹配器162，可以将下电极射频电源141所提供的射频功率尽可能地传输至基座120或者盖板130，降低射频传输线上的反射功率，降低成本，提高经济效益。

如图1所示，工艺腔室100还包括第一绝缘件171。该第一绝缘件171夹设在腔室本体110和盖板130之间，以使得盖板130与腔室本体110之间绝缘间隔。这样，在启辉阶段，也就是下电极射频电源141经由选择开关、第二匹配器162与盖板130电性导通时，盖板130、第一绝缘件171和腔室本体110形成一个电容板结构，从而可以以容性耦合的方式实现等离子体启辉。

至于第一绝缘件171的具体材质并没有作出限定，例如，石英、氧化物材料等等。第一绝缘件171可以完全覆盖了盖板130与腔室本体110相接触的表面，或者，如图1所示，第一绝缘件171仅仅覆盖了盖板130与腔室本体110相接触的表面的一部分，此时，对于腔室本体110和盖板130之间的接触面应当留有一定的缝隙或者大于一定的长宽比(例如，5：1等)，从而可以阻挡刻蚀副产物进入缝隙内，进而可以避免腔室本体110与盖板130电性导通。

可选地，工艺腔室100还包括第二选择连接件(图中并未示出)。其中，盖板130可以经由该第二选择连接件与接地端选择性地电连接。

具体地，在启辉阶段，第二选择连接件断开，从而使得盖板130与接地端不导通，以使得盖板130呈悬浮状态。在启辉结束，第二选择连接件闭合，从而可以使得盖板130与接地端电性导通。

可选地，盖板130朝向腔室本体110的一个表面经过粗糙处理，从而可以吸附刻蚀过程中的副产物，这样，可以避免该部分副产物落入腔室本体110内部，污染工艺制程中的晶圆，提高晶圆的制作良率，降低制作成本。

此外，还可以在盖板130朝向腔室本体110的一个表面设置绝缘材料层，并且，该绝缘材料层也经过粗糙处理，这样，也可以同样实现吸附刻蚀过程中的副产物。

优选地，盖板130的材料或盖板130表面的绝缘材料与工艺需要附着的金属或氧化物材料相同。因为在带有法拉第屏蔽件的腔室中，通常为了延长PM周期，降低颗粒污染，会对金属晶圆(wafer)进行刻蚀，刻蚀出的金属颗粒附着于腔室内壁上之后，可以有效的减小颗粒污染。本发明中，可根据工艺需要附着的金属或氧化物等材料，来改变盖板130(表面无绝缘材料)的材料或盖板130表面的绝缘材料，通过直接将射频功率加在盖板130上对其进行等离子体轰击，轰击得到的与工艺需要附着的金属或氧化物材料相同的颗粒，即可实现与现有技术同样的效果。故此，本发明还能够有效降低腔室颗粒污染，提高晶圆的加工良率，降低制作成本。

如图1所示，工艺腔室100还包括介质窗181、射频线圈182和法拉第屏蔽件190。其中，介质窗181与腔室本体110耦接。射频线圈182放置在介质窗181上，该射频线圈182经由第三匹配器163与上电极射频电源142电连接。法拉第屏蔽件190位于腔室本体110内，且与介质窗181对应设置，该法拉第屏蔽件190经由腔室本体110直接接地。

具体地，射频线圈182上的射频电流会使得射频线圈182与等离子体之间除了存在感性耦合以外，还存在容性耦合，容性耦合会导致射频线圈182的使用寿命降低，降低能量耦合效率等问题，为此，本实施例结构的工艺腔室100设置了接地的法拉第屏蔽件190，以消除射频线圈182与等离子体之间的容性耦合。

但是，在不存在其他等离子体源的前提下需要高电压才能产生等离子体，从而需要很大功率来进行启辉，甚至无法启辉或者采用下电极启辉的方式，但是，下电极启辉的方式偏压较高，会对晶圆产生损伤。

为此，本实施例结构的工艺腔室100，在启辉时，通过下电极射频电源141与悬浮的盖板130电性导通，从而可以实现以容性耦合的方式使得等离子体发生启辉，从而可以降低启辉阶段对晶圆造成的损伤，提高晶圆的制作良率，降低制作成本。

如图1和图2所示，法拉第屏蔽件190包括环状本体191，该环状本体191的周向侧壁上间隔设置有多个缝隙192，在该多个缝隙192处，环状本体191可以完全断开，缝隙192的宽度一般小于10mm，能够有效阻止涡流损耗和发热。此外，也可以在每个缝隙处插置有第二绝缘件172，第二绝缘件172的材质可以为陶瓷等，能够有效防止缝隙处所露出的环状本体191被腐蚀，从而可以避免出现新的颗粒杂质，污染晶圆，提高晶圆的工艺制作良率，降低制作成本。

本发明的第二方面，提供了一种半导体处理设备(图中并未示出)，包括前文记载的工艺腔室100。

本实施例结构的半导体处理设备，具有前文记载的工艺腔室100，盖板130在启辉阶段为悬浮状态，并且，在启辉阶段，下电极射频电源141与盖板130电性导通，从而可以通过容性耦合的方式实现等离子体启辉，也即可以实现工艺腔室100的非下电极启辉，进而可以降低启辉阶段的晶圆损伤，且同时还能够有效降低腔室颗粒污染，提高晶圆的加工良率，降低制作成本。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。