基于单芯片fpga的低功耗有线地震仪及其高速自组网方法
阅读说明：本技术 基于单芯片fpga的低功耗有线地震仪及其高速自组网方法 (Low-power-consumption wired seismograph based on single-chip FPGA and high-speed ad hoc network method thereof ) 是由 杨弘渊 段豫松 林君 张怀柱 郑凡 于 2019-09-12 设计创作，主要内容包括：本申请公开了基于单芯片FPGA的低功耗有线地震仪及其高速自组网方法,所述有线地震仪包括一或多条有线地震波数据传输链,每条有线地震波数据传输链由一个主节点和一或多个子节点串联连接而成,其中,主节点和子节点是基于单芯片FPGA的有线通信设备,子节点具有用于采集地震波的采集模块,其中,主节点和子节点具有在单芯片FPGA中设计的上行通信接口和下行通信接口,所述主节点的上行通信接口经由网络变压器连接到上位机,所述主节点的下行通信接口经由网络变压器连接到一个子节点。所述地震仪可以有效降低由于规模效应带来的高功耗,极大地减小了采集站的体积,有线数据传输网络的工作效率提高,实现地震仪高速自组网络,以保证地震波数据的实时传输。(The application discloses low-power-consumption wired seismograph and high-speed ad hoc network method based on single-chip FPGA, the wired seismograph includes one or more wired seismic wave data transmission chain, every wired seismic wave data transmission chain is formed by a main node and one or more sub-nodes series connection, wherein, main node and sub-node are based on single-chip FPGA's wired communication equipment, the sub-node has the collection module that is used for gathering seismic wave, wherein, main node and sub-node have the ascending communication interface and the down communication interface of designing in single-chip FPGA, the ascending communication interface of main node is connected to the host computer via network transformer, the down communication interface of main node is connected to a sub-node via network transformer. The seismograph can effectively reduce high power consumption caused by scale effect, greatly reduce the volume of an acquisition station, improve the working efficiency of a wired data transmission network, and realize a high-speed self-organizing network of the seismograph so as to ensure the real-time transmission of seismic wave data.)
技术领域
本发明属于地震波采集技术领域，尤其是涉及应用于有线地震仪中的基于单芯片的低功耗高速自组网有线网络装置与实时数据传输方法，更具体地，涉及一种基于单芯片FPGA的低功耗高速自组网方法和有线地震仪。
背景技术
在众多的地球物理勘探方法中，地震勘探法是勘探油气和其他矿物资源的主要手段，地震勘探仪器是探测油气资源最主要的探测工具。地震勘探仪用于在地震震源激发地震波的同时采集并传输地震波数据。其中，采用有线网络的有线地震仪具有数据传输稳定可靠且速率较高的特点，能够满足油气勘探实时查看地震波数据质量的要求，因此被广泛应用在地震勘探工作中。
对于有线地震仪而言，地震仪的体积和功耗是两项重要的技术指标。地震仪的体积越小，则在实际的地质勘探工作中对仪器和设备布设就越简单，从而可以节省更多的人力物力；地震仪在工作时的功耗越小，则越节省地质勘探工作的直接成本；所以，在保证高速地震波数据传输的同时，减小有线地震仪的体积和功耗具有重要意义。
目前，有线地震仪主要采用分立式集成电路(IC)构建地震仪采集站，电路板上的各芯片独立工作，即，各芯片功耗独立，从而无法进行功耗的优化控制，造成采集站整体的功耗水平较高，较高的仪器和设备功耗无疑增加了地质勘探工作的成本。而且地震仪采集站的电路板采用分立IC构建，由于分立IC的集成度有限，每片芯片都会导致地震仪电路板面积增大，从而导致地震仪采集站的体积增大，加大了仪器布设的难度。而大多数的地质勘探工作都是在野外进行，仪器和设备的体积较大使得其布设更加耗费人力物力。
另外，现有的有线地震仪的组网方式包括：通过SPI接口通信，但是SPI接口在某一时刻只能进行单向的数据传输，这种非全双工的传输无疑降低了数据传输的效率，而且SPI接口相较于以太网口来说，其传输速率也较低无法实现数据的实时传输；而通过以太网口通信，不仅传输速度快，能够实现数据的实时传输，而且接口与接口之间能够实现全双工的数据传输，极大地提高了数据传输的效率。
发明内容
考虑到现有技术的以上问题，发明人做出了本发明。本发明的目的是针对有线地震仪由于地震仪采集站功耗大、体积大而带来的设备布设困难、勘探工作成本激增的问题，提出的一种基于单芯片FPGA的低功耗高速自组网有线网络及数据实时传输方法。
根据本发明的实施例的有线地震仪使用单芯片现场可编程门阵列(FPGA)代替传统的分立IC来构建地震采集站电路板。单芯片FPGA中集成了硬核处理器系统(HPS)和FPGA两部分，HPS和FPGA之间由高速的高级可扩展接口(AXI)总线桥相接，使得该芯片拥有很高的集成度。
本发明还提出了高速自组网概念，高速自组网指的是当整个有线地震仪设备网布设完成并进行了上电初始化操作后，主节点和子节点相互配合高速组建出有线地震波数据传输网络的过程。
此外，本发明还提出了一种“流水线”式的地震波数据实时传输方法，从而在有线地震仪在保证了数据实时传输的同时拥有着更低的功耗和更小的体积。
根据本发明的实施例，提供了一种基于单芯片FPGA的低功耗有线地震仪，其包括一或多条有线地震波数据传输链，每条有线地震波数据传输链由一个主节点和一或多个子节点串联连接而成，其中，所述主节点和所述子节点是基于单芯片FPGA的有线通信设备，所述子节点具有用于采集地震波的采集模块，
其中，所述主节点和所述子节点具有在单芯片FPGA中设计的上行通信接口和下行通信接口，所述主节点的上行通信接口经由网络变压器连接到上位机，所述主节点的下行通信接口经由网络变压器连接到一个子节点。
与现有技术相比，本发明具有以下优点：
1)利用单芯片FPGA高集成度的特点，基于芯片构建控制和协议实现单元，基于HPS结合FPGA设计以太网收发数字逻辑单元，基于HPS设计应用层软件，可以有效降低由于规模效应带来的高功耗；
2)相对于传统的有线地震仪采集站，本发明将绝大多数的分立IC集成到了单芯片中，极大地减小了采集站的体积，进一步地减小设备的功耗；
3)相对于传统的有线地震仪采集站，整个有线数据传输网络的工作效率提高，实现地震仪高速自组网络，以保证地震波数据的实时传输。
附图说明
图1为根据本发明的实施例的基于单芯片FPGA的有线地震仪的组网节点的内部结构和外部连接示意图；
图2为根据本发明的实施例的基于单芯片FPGA的有线地震仪的节点的通信结构示意图；
图3为根据本发明的实施例的基于单芯片FPGA的有线地震仪的组网节点的流水线式数据传输的原理示意图；
图4为根据本发明的实施例的基于单芯片FPGA的有线地震仪的组网节点的流水线式数据传输的帧结构示意图；
图5为根据本发明的实施例的基于单芯片FPGA的有线地震仪的总体工作流程示意图；
图6为根据本发明的实施例的基于单芯片FPGA的有线地震仪的自组网阶段的流程示意图。
具体实施方式
下面，结合附图对技术方案的实施作进一步的详细描述。
本领域的技术人员能够理解，尽管以下的说明涉及到有关本发明的实施例的很多技术细节，但这仅为用来说明本发明的原理的示例、而不意味着任何限制。本发明能够适用于不同于以下例举的技术细节之外的场合，只要它们不背离本发明的原理和精神即可。
另外，为了避免使本说明书的描述限于冗繁，在本说明书中的描述中，可能对可在现有技术资料中获得的部分技术细节进行了省略、简化、变通等处理，这对于本领域的技术人员来说是可以理解的，并且这不会影响本说明书的公开充分性。
图1为根据本发明的实施例的基于单芯片FPGA的有线地震仪的组网节点的内部结构和外部连接示意图。如图1所示，本发明的有线网络装置(地震仪)包括两类节点：主节点和子节点。一个主节点与若干子节点依次相接构成一条有线地震波数据传输链，有线地震仪的整个有线地震设备网络由多条有线地震波数据传输链构成。
从主节点起，依次向后连接各子节点，无需考虑/记录子节点的先后顺序。因为各子节点的结构均相同，所以各子节点可以以任意次序串联连接，直至连接到最末端的子节点为止，即，每条有线地震波数据传输链都是串联结构。在每条地震波数据传输链均物理布设完毕后，整个有线地震设备网络即布设完毕，之后地震仪开始上电工作(将参照图5进行详述)。
主节点主要由单芯片FPGA、下载及调试用联合测试工作组(JTAG)接口、网络变压器和供电电源构成。单芯片FPGA中设计的以太网接口(包括上行口和下行口)与网络变压器(包括上行网络变压器和下行网络变压器)相连接，下行和上行网络变压器通过电缆线分别与下级子节点、以及上位机相连接。在整个地震波数据传输网络中，主节点位于每条数据传输链首部，其后依次连接若干个子节点。主节点的任务是通过控制协议向各个子节点发送组网、状态检查、设置采集参数和启动数据采集和数据传输命令，使整个数据传输网络上的每个子节点完成组网、节点状态的检查、采集站采集参数的设置和地震波数据的采集和传输工作；主节点还控制整个地震波数据传输网上数据的采集和传输，保证各子节点正常工作。
子节点主要由单芯片FPGA、JTAG接口、上行和下行网络变压器、数据采集模块和供电电源构成。一方面，子节点单芯片FPGA的FPGA部分与数据采集模块连接，控制子节点的地震波数据采集工作；另一方面，单芯片FPGA上设计的两个以太网接口分别与两个网络变压器相连，每个网络变压器通过电缆线与其他节点的网络变压器相连，构成有线数据传输网络结构用于对整个数据传输网络上的数据进行传输。
作为示例，有线地震仪中的主节点和子节点中的单芯片FPGA可以使用Intel公司的可编程逻辑器件，如Cyclone V ST系列的5CSTFD6D5F31C6N，其中Intel公司更高端的芯片，如Arria系列和Stratix系列的一些芯片同样能满足本发明的使用要求。各节点的JTAG链是基于EPM570GF100C5N芯片和CY7C68013A芯片构建的。
根据本发明的实施例，有线地震仪的所有节点(包括主节点和子节点)均使用聚合物电池进行供电。聚合物电池具有能量密度高、轻量化以及安全性高等特点，且该种电池可以根据需要制作成任何的形状和容量。本发明中的有线数据传输装置功耗低，且其供电电压较低，所以其供电电源的体积相对也较小。在满足供电要求的同时也保证了轻便的特性。
下面说明根据本发明的实施例的单芯片FPGA片上以太网接口的实现。
图2为根据本发明的实施例的基于单芯片FPGA的有线地震仪的节点的通信结构示意图。如图2所示，以太网接口的结构主要分为两部分：媒体接入控制器(MAC)和物理接口收发器(PHY)，根据数据传输速度的不同，MAC和PHY之间可以通过不同接口相连。本发明中的以太网接口基于单芯片FPGA设计，单芯片FPGA集成了HPS和FPGA两部分。其中，以太网接口的MAC和PHY均利用硬件描述语言(HDL)通过单芯片FPGA上的片上FPGA资源进行设计，MAC中包含的模块有发送和接收缓冲区模块、发送和接收控制模块和功能配置模块；发送和接收缓冲区用来暂时存放待传输的数据，发送和接收控制模块用来控制MAC的发送和接收逻辑，功能配置模块用来对MAC和PHY和各种功能进行初始化配置。PHY中包含物理编码子层模块、物理介质连接子层模块和物理介质相关子层模块；物理编码子层模块的功能是执行封包和解包与编码和解码操作，物理介质连接子层模块的功能室进行并行转串行或串行转并行操作，物理介质相关子层模块的功能是将要发送的数字信号转换为模拟信号或将模拟信号转换为数字信号。MAC的网络侧通过媒体独立接口(MII)或简化媒体独立接口(RMII)与PHY的控制侧相连。MAC的用户侧通过单芯片FPGA片内的AXI总线桥与HPS相连，运行于HPS的软件可以通过AXI总线桥访问和控制上述以太网接口，使其能够正常的进行数据传输工作。PHY的另一侧会有一组发送接口(TX+和TX-)和一组接收接口(RX+和RX-)两组四个接口与两个网络变压器相连，网络变压器再通过4根铜线与下个节点的网络变压器相连。网络变压器可以增强信号，使地震波数据在节点与节点之间的线缆上传输更远的距离，还能够使芯片端与外部隔离，在保护芯片的同时增强了抗干扰能力。将以太网接口的各个部分拆分成各个模块，并利用FPGA资源设计实现，在芯片内部再利用各部分的互联逻辑将各部分重组构成完整的以太网接口结构，最后利用片上HPS对接口进行控制，使得整个有线数据传输装置的集成度提高并减小了设备体积。
图5为根据本发明的实施例的基于单芯片FPGA的有线地震仪的总体工作流程示意图，主要包括以下阶段：
1、上电初始化：所有节点均为电池供电，各节点也有其本节点的开关。当某一节点上电之后会进行初始化操作，包括：单芯片FPGA从片内ROM中读取以太网口设计文件在片内搭建以太网口结构；HPS启动并加载以太网网口驱动再通过访问和配置MAC寄存器的方式对以太网口进行初始化操作；HPS启动监听软件用来监听来自上行方向的组网广播命令；各节点在完成上电初始化工作后即进入监听模式监听组网广播。
具体地，在所有的节点上电之后，各节点开始进行本节点的上电初始化工作，各节点中的单芯片FPGA首先从片内ROM中读取以太网口的模块设计文件，设计文件包括：FPGA配置文件、配置脚本和模块初始化配置文件。其中，FPGA配置文件与配置脚本共同用于FPGA以片上FPGA资源配置以太网口结构；模块初始化配置文件用于在以太网口结构搭建完成后对以太网口进行初始化配置工作。以单芯片FPGA的片上FPGA资源为基础，在片内搭建两个相同的以太网接口结构。与此同时，单芯片FPGA上的HPS启动，节点内的主控软件也随之启动，主控软件启动之后，HPS会加载以太网口网口驱动并通过访问和配置MAC寄存器的方式对以太网口进行初始化配置操作。各节点在完成以太网口的搭建工作之后会给运行于HPS的主控软件一个反馈，主控软件接收到反馈之后会启动监听软件来监听来自主节点方向的组网广播，即各节点在完成上电初始化工作后进入监听模式监听组网广播。
2、自组网：组网操作是主节点和子节点相互配合进行高速自组网的过程。自组网过程是整个地震波数据传输系统初始化工作的一部分，该过程搭建了地震波数据传输的网络架构，是地震仪进行数据传输工作的基础。
图6为根据本发明的实施例的基于单芯片FPGA的有线地震仪的自组网阶段的流程示意图。如图6所示，当整个设备网络上的子节点均进入监听模式之后，进入自组网阶段，主节点会向子节点方向(主节点的下行接口)发送组网广播，有且只有与主节点直接相连的一个子节点(即，该子节点的上行接口与主节点的下行接口直接连接)才能接收到此广播，该组网广播包含开始组网的指令和下一节点的节点号(1)。该组网广播的帧结构包括：7字节的前导码、1字节的起始帧分界符、6字节的目的地址、6字节的源地址、2字节的帧长度和帧种类、2字节的组网广播标志、2字节的节点号和4字节的循环冗余校验段(CRC)。
此时，接收到该组网广播的子节点(节点1)的网口ETH0被在确定为上行接口，另一个网口ETH1被确定为下行接口。在确定完上下行接口之后，节点1为两个网口ETH0和ETH1分配IP地址。分配规则是：使同一节点的两个网口处在不同网段，两个节点直接相连的两个网口处在同一网段。具体实施方式是，节点号为奇数的节点的上行接口、节点号为偶数的节点的下行接口被分配到一个网段(网段1)，节点号为奇数的节点的下行接口、节点号为偶数的节点的上行接口被分配到另一个网段(网段2)。IP地址的这种分配方式能够保证数据传输工作的正常进行。
例如：上述两个网段的IP地址分别为：
网段1(即，节点号为奇数的节点的下行接口、节点号为偶数的节点的上行接口的IP地址)：IP地址范围为192.168.1.1～192.168.1.x，子网掩码为255.255.255.0，默认网关为192.168.1.254；
网段2(即，节点号为奇数的节点的上行接口、节点号为偶数的节点的下行接口的IP地址)：IP地址范围为192.168.2.1～192.168.2.x，子网掩码为255.255.255.0，默认网关为192.168.2.254。
上述分配方式有利于节点与节点之间的数据交互，同一节点(节点号具有相同奇偶性的节点)的上下行接口处于不同网段，杜绝了节点内数据传输混乱的问题的发生。
之后，节点1向下一节点发送新组网广播，并向上行方向(即主节点方向)发送本节点的组网反馈信息，包括：本节点的节点号、上下行接口的IP地址、下行广播发送情况和组网成功标识符。组网成功标识符用来判断该节点组网操作是否成功完成，结合上述其他信息，主节点能够找到故障节点和故障原因。如果某条数据传输链上的某个节点在组网过程中向下一节点发送的新组网广播超时(未被接收)，那么该节点会判断自身为最末端节点，并向上行方向发送指明自身为最末端节点信息的反馈(最末端节点反馈)。由于不同节点的相邻网口接口之间以全双工方式工作，所以每个节点在完成某一操作之后都能够立即向主节点反馈(层报方式)，使得整个有线数据传输链的工作效率很高，能够实现地震仪高速自组网。
对于新组网广播，其中的节点号为本节点的节点号加1，例如，如果该节点的节点号为1(即，该节点接收到的来自主节点的组网广播中的节点号为1)，则生成的新组网广播中的节点号为2。
在有线数据传输链所使用的数据传输协议中，每一次发送端发送出数据包之后，相应的接收端如果接收到数据包则会向发送端发送一个接收到数据包的标识，如果发送端接收到了该标识，则证明数据包传输成功；如果发送端在发送数据包之后的一段时间内没有接收到该标识，则证明数据包没有被接收，即，没有下一节点，也即发送超时。如果组网广播被接收(发送端接收到了该标识)，则该节点(节点1)不是最末端节点，接收到该组网广播的节点(节点2)继续进行类似的组网过程。
同时，如果某一节点成功上传了组网反馈(通过上述标识判定)，即主节点接收到该节点的组网反馈(可能也有最末端节点反馈)，那么该节点的组网工作完成。该节点的主控软件会退出监听程序并进入数据传输程序，即，该节点由监听模式转换为数据传输模式。当每个有线地震波数据传输链的主节点都接收到最末端节点反馈时，整个地震仪的组网工作结束。
3、状态检查：在完成组网操作后，各节点会对本节点进行状态检查。状态检查的内容包括：电池电量与温度、RAM状态、采集模块状态、采集模块参数、节点标识信息和节点当前工作模式。状态检查是使地震仪采集站正常工作的必要操作，各节点在完成本节点的状态检查操作后生成状态报告并向主节点方向发送，主节点接收到各节点的状态报告后会根据状态报告对各节点进行相应的调整。例如：节点硬件状态异常时，可以进行设备重启或更换；节点软件状态异常时，可以进行设备重启或重新进行组网操作。
4、设置采集参数：主节点在接收到各节点状态报告后，会根据勘探任务的需要对各子节点进行采集参数设置。主节点会向子节点方向发送一个带有各项采集参数的数据包，每个子节点在接收到该数据包后会根据数据包内的采集参数设置本节点的采集参数。各节点在设置完采集参数后会向主节点发送设置完成标志。
具体地，当各主节点接收到全部节点的状态报告之后，通知上位机，上位机会根据本次地质勘探任务制定相应的采集参数，上位机将此系列采集参数发送给各主节点，各主节点会将此参数写入设置参数数据帧，然后向子节点方向发送该数据帧，各子节点收到该数据帧之后，会根据该数据帧中的采集参数信息，设置本节点的采集参数，以满足本次地质勘探工作的需要。该设置参数数据帧包括：7字节的前导码、1字节的起始帧分界符、6字节的目的地址、6字节的源地址、2字节的帧长度和帧种类、2字节的采样率参数、2字节通路增益参数、2字节的采样长度参数和4字节的循环冗余校验段(CRC)。当该节点完成自身的参数设置之后，会向主节点方向发送设置参数反馈，当各主节点收到其所有子节点的设置参数反馈后，设置参数工作完成。
5、启动数据采集和数据传输：主节点设置参数工作完成后即向子节点方向发送启动采集命令，接收到该命令的子节点进入采集状态。当各个子节点采集到第一时刻的地震波数据后，从最末端的节点开始发起流水线式的数据传输，汇总到主节点后合并上传到上位机，之后，上位机通过相应数据处理即可观测到实时的地震波形。
在采集状态下，在未发生地震事件时，各节点不会采集到有效地震波数据(例如，采集的波形幅度为0)，在发生地震事件时，各节点采集到非零波形的地震波数据，并记录在节点自身(包括采集到的每条地震波数据、及其对应的采集时刻)。
下面说明本发明的流水线式数据传输方法。
图3为根据本发明的实施例的基于单芯片FPGA的有线地震仪的组网节点的流水线式数据传输的原理示意图。如图3所示，在发生地震事件时，当地震仪的各个节点采集到第一时刻的有效数据时，每条数据传输链的最末端节点都会根据本节点的节点号计算出本条数据传输链上的节点数(对应于其节点号)，再结合节点所用采集模块的位数来计算出本条数据传输链上第一时刻的数据总量。然后，最末端节点会生成一系列的能够搭载这些数据的数据帧，这一系列数据帧的包头带有该次采集的采集时间戳(第一时刻)，最末端节点会将本节点在第一时刻采集到的地震波数据连同本节点的节点号写入该系列数据帧中，并将该系列数据帧向上一节点发送。
上述采集时间戳指明当前采集操作是该地震事件发生后的第几次采集时刻(例如，第一时刻)。当上一节点接收到该数据帧后，会将在与采集时间戳相对应的时刻采集的地震波数据、连同本节点的节点号写入到该系列数据帧中，并继续向上行方向转发写入后的数据帧。当该系列数据帧到达到主节点时，该系列数据帧就包含了该条数据传输链上所有节点在第一时刻采集的地震波数据。
主节点在接收到某一时刻的全部地震波数据后，将该数据上传到上位机。上位机可以通过相应的解包软件解析数据包并提取地震波数据，然后通过简单的数据处理通过软件实时的显示在上位机界面上。接下来，当所有节点在第二时刻采集到地震波数据时，所有节点会重复上述操作，从而得到第二时刻所有节点的地震波数据，以此类推循环往复，这样就实现了地震波数据的流水线式数据传输。
下面说明上述流水线式数据传输所采用的数据帧结构。图4为根据本发明的实施例的基于单芯片FPGA的有线地震仪的组网节点的流水线式数据传输的帧结构示意图。如图4所示，本发明中基于上述流水线式数据传输方法的流水线式数据帧如下(以32位ADC为例)：7字节的前导码、1字节的起始帧分界符、6字节的目的地址、6字节的源地址、2字节的帧长度和帧种类、1500字节的有效负债数据段、20字节的可变数据填充段和4字节的循环冗余校验段(CRC)。其中有效负载数据段中填充的是各个节点的数据段，该数据段包括：3字节的采集时间戳、1字节的节点号和4字节的地震波数据段。1500字节的有效负载数据段中可以填充180个节点的单次采集地震波数据段。
此外，如果需要重新设置参数后再次采集，主节点向各子节点发送设置参数数据帧，再次进行采集。如果需要在一定的时间内暂停采集，则经过设置的休眠时间后，各子节点进入休眠模式，保留休眠前的各项配置，在需要采集的时候由各主节点唤醒。如果本次地质勘探工作完成，则关闭各站并进行设备的回收。
由上可见，在硬件层面，相对于传统的有线地震仪数据传输装置中的数据传输电路采用分立式IC，本发明中的装置采用单芯片FPGA来搭建数据传输电路，提高了系统的集成度，原本需要几片芯片才能完成的电路设计，通过FPGA的设计能够将其整合到一片芯片中，通过高集成度来降低规模效应，从而降低规模效应带来的高功耗。同时也由于降低了电路板的面积而降低了设备的体积。
另一方面，在软件层面，本发明提出一种基于单芯片FPGA有线网络装置的低功耗控制思想：动态功耗管理思想。动态功耗管理指的是在地震仪采集站的整个工作流程中，通过关闭或休眠当前不工作的模块来进行功耗管理以达到降低功耗的效果。本发明提出的低功耗控制思想体现在两个方面：
1、在地震仪采集站的整个工作流程中，其采集模块在地震仪不进行采集工作时均处于休眠状态。当地震事件发生时，运行于HPS中的主控软件会向采集模块发起唤醒命令，从而进行采集工作。
2、在地震仪采集站一段时间内没有进行任何工作时，采集站即进入休眠模式，保留各种初始化、组网、状态检查和采集参数的配置，当采集工作开始时，由主节点发送唤醒命令，唤醒各子节点开启采集工作；在地震仪采集站处于休眠状态一段时间内没有收到任何唤醒命令时，采集站会关机，在需要使用时再进行开启。上述休眠和关机的等待时间均可以通过改变各节点HPS中的主控软件参数来配置。
基于上述的动态功耗管理思想，可以在软件层面，在保证地震仪正常工作的同时，进行低功耗的最优化。
最后，本领域的技术人员能够理解，对本发明的上述实施例能够做出各种修改、变型、以及替换，其均落入如所附权利要求限定的本发明的保护范围。