电吸收调制器及半导体器件
阅读说明：本技术 电吸收调制器及半导体器件 (Electro-absorption modulator and semiconductor device ) 是由 蔡艳 方青 余明斌 于 2018-07-04 设计创作，主要内容包括：本发明涉及半导体技术领域,尤其涉及一种电吸收调制器及半导体器件。所述电吸收调制器,包括：SOI衬底,具有由SOI衬底的顶层硅形成的第一波导层；器件结构,包括沿所述SOI衬底的轴向方向层叠设置的多个Ⅲ-Ⅴ族材料层,且多个Ⅲ-Ⅴ族材料层是在所述顶层硅上外延生长形成的；所述第二波导层,与多个所述Ⅲ-Ⅴ族材料层中的多重量子阱层对齐设置；所述第一波导层,位于所述SOI衬底的埋氧化层与所述第二波导层之间,且与所述第二波导层之间通过倏逝波耦合的方式实现光信号的传播。本发明减小了光波耦合损耗,提高了电吸收调制器的光调制效率,改善了电吸收调制器的光调制性能。(The invention relates to the technical field of semiconductors, in particular to an electro-absorption modulator and a semiconductor device. The electro-absorption modulator comprising: an SOI substrate having a first waveguide layer formed of a top silicon of the SOI substrate; a device structure comprising a plurality of III-V material layers stacked along an axial direction of the SOI substrate, wherein the plurality of III-V material layers are formed by epitaxial growth on the top layer silicon; the second waveguide layer is arranged in alignment with the multiple quantum well layers in the III-V material layers; the first waveguide layer is positioned between the buried oxide layer of the SOI substrate and the second waveguide layer, and the first waveguide layer and the second waveguide layer realize the propagation of optical signals in an evanescent wave coupling mode. The invention reduces the optical wave coupling loss, improves the optical modulation efficiency of the electro-absorption modulator and improves the optical modulation performance of the electro-absorption modulator.)
技术领域
本发明涉及半导体技术领域，尤其涉及一种电吸收调制器及半导体器件。
背景技术
高速光调制器是硅光芯片中非常重要的一个器件，高速率、高性能、低成本、以及与硅光平台兼容是对光调制器的主要要求。电吸收调制器(EAM，Electro AbsorptionModulator)是利用半导体中激子吸收效应制作而成的光信号调制器件。由于电吸收调制器不受载流子迁移速率的限制，因而更容易实现高速率调制。
采用三五族材料制备而成的电吸收调制器在半导体领域已经是很成熟的高性能、高速率光调制器件，但是，由于现有的三五族电吸收调制器大多是在三五族基的晶圆表面上生长，成本较高，而且难与CMOS工艺集成。为了解决这一问题，现有的一种方法是将三五族光学器件(例如激光器、电吸收调制器或探测器等)键合到硅基上，光通过倏逝波耦合的方式在三五族光学器件与硅基之间传播；现有的另一种方法是将锗硅材料直接外延生长至硅基上。但是，上述两种方式都不能直接将三五族材料生长于硅基上，一方面限制了半导体器件的性能，另一方面也导致电吸收调制器的制造成本较高。
因此，如何在提高电吸收调制器光调制性能的同时，降低电吸收调制器的成本，是目前亟待解决的技术问题。
发明内容
本发明提供一种电吸收调制器及半导体器件，用于解决现有的电吸收调制器不能在提高光调制性能的同时降低制造成本的问题。
为了解决上述问题，本发明提供了一种电吸收调制器，包括：
SOI衬底，具有由所述SOI衬底的顶层硅形成的第一波导层；
器件结构，包括沿所述SOI衬底的轴向方向层叠设置的多个Ⅲ-Ⅴ族材料层，且多个Ⅲ-Ⅴ族材料层是在所述顶层硅上外延生长形成的；
第二波导层，与多个所述Ⅲ-Ⅴ族材料层中的多重量子阱层对齐设置；
所述第一波导层，位于所述SOI衬底的埋氧化层与所述第二波导层之间，且与所述第二波导层之间通过倏逝波耦合的方式实现光信号的传播。
优选的，多个所述Ⅲ-Ⅴ族材料层包括沿所述SOI衬底的轴向依次层叠的n-型Ⅲ-Ⅴ族材料层、多重量子阱层和p-型Ⅲ-Ⅴ族材料层；所述多重量子阱层的中心与所述第二波导层的中心对齐设置。
优选的，所述n-型Ⅲ-Ⅴ族材料层包括沿所述SOI衬底的轴向方向依次层叠的n-型接触层和第一光学限制层；所述p-型Ⅲ-Ⅴ族材料层包括沿所述SOI衬底的轴向方向依次层叠设置的第二光学限制层、覆盖层和p-型接触层。
优选的，所述多重量子阱层与所述第一波导层沿所述SOI衬底轴向方向的距离为大于0μm且小于或等于2μm。
优选的，所述第二波导层的材料为氮化硅、氮氧化硅或者非晶硅。
优选的，所述器件结构还包括设置于多个所述Ⅲ-Ⅴ族材料层与所述SOI衬底的埋氧化层之间的第一缓冲层、位于所述第一缓冲层表面的第一电极以及沿所述SOI衬底的轴向方向层叠设置于多个所述Ⅲ-Ⅴ族材料层上的第二电极。
优选的，多个所述Ⅲ-Ⅴ族材料层与所述第二电极之间还设置有第二缓冲层；所述第一缓冲层为n-型硅层或p-型硅层，所述第二缓冲层相应为p-型硅层或n-型硅层。
优选的，还包括位于所述SOI衬底表面的埋氧化层，所述第一波导层与所述器件结构位于所述埋氧化层表面。
本发明还提供了一种半导体器件，包括：
SOI衬底，具有由所述SOI衬底的顶层硅形成的第一波导层；
第一器件结构，包括沿所述SOI衬底的轴向方向层叠设置的多个第一Ⅲ-Ⅴ族材料层，且多个第一Ⅲ-Ⅴ族材料层是在所述顶层硅上外延生长形成的；所述第一器件结构用于向所述第二器件结构发射光信号；
第二器件结构，包括沿所述SOI衬底的轴向方向层叠设置的多个第二Ⅲ-Ⅴ族材料层，且多个第二Ⅲ-Ⅴ族材料层是在所述顶层硅上外延生长形成的；所述第二器件结构用于对所述光信号进行调制；
第二波导层，位于所述第一器件结构与所述第二器件结构之间，与多个所述第一Ⅲ-Ⅴ族材料层中的第一多重量子阱层、以及多个所述第二Ⅲ-Ⅴ族材料层中的第二多重量子阱层对齐设置；
所述第一波导层，位于所述SOI衬底的埋氧化层与所述第二波导层之间，且与所述第二波导层之间通过倏逝波耦合的方式实现光信号的传播。
优选的，所述第二波导层的材料为氮化硅、氮氧化硅或者非晶硅。
所述第二波导层与所述第一波导层沿所述SOI衬底轴向方向的距离为大于0μm且小于或等于2μm。
本发明提供的电吸收调制器及半导体器件，采用外延生长的方式直接将多个Ⅲ-Ⅴ族材料层生长于SOI衬底的顶层硅表面，简化了电吸收调制器到的制造工艺，降低了电吸收调制器的整体制造成本；且沿所述SOI衬底轴向的方向设置上下两层波导层，其中，位于上层的波导层与多个Ⅲ-Ⅴ族材料层中的多重量子阱层对齐设置，减小了光波耦合损耗，提高了电吸收调制器的光调制效率，改善了电吸收调制器的光调制性能。
附图说明
附图1是本发明第一
具体实施方式
中电吸收调制器的整体结构示意图；
附图2是本发明第一具体实施方式中电吸收调制器的器件结构的截面示意图；
附图3是本发明第二具体实施方式中半导体器件的结构示意图。
具体实施方式
下面结合附图对本发明提供的电吸收调制器及半导体器件的具体实施方式做详细说明。
第一具体实施方式
本具体实施方式提供了一种电吸收调制器，附图1是本发明具体实施方式中电吸收调制器的整体结构示意图，附图2是本发明具体实施方式中电吸收调制器的器件结构的截面示意图。
如图1、图2所示，本具体实施方式提供的电吸收调制器，包括SOI(Silicon-On-Insulator，绝缘体上硅)衬底、器件结构、第一波导层12和第二波导层17。所述第一波导层12由所述SOI衬底的顶层硅形成。具体来说，如图1所示，所述SOI衬底包括沿所述SOI衬底的轴向方向由下至上依次层叠设置的底层硅10、埋氧化层11和顶层硅。通过对所述顶层硅进行刻蚀，例如干法刻蚀或者湿法刻蚀，形成所述第一波导层12。
所述SOI衬底的所述底层硅10用于支撑其上的器件结构、第一波导层12和第二波导层17。所述器件结构，包括沿所述SOI衬底的轴向方向层叠设置的多个Ⅲ-Ⅴ族材料层，且多个Ⅲ-Ⅴ族材料层是在所述顶层硅上依次外延生长形成的；所述第二波导层17，与多个所述Ⅲ-Ⅴ族材料层中的多重量子阱(Multiple Quantum Well，MQW)层14对齐设置；所述第一波导层12，位于所述SOI衬底的埋氧化层10与所述第二波导层17之间，且与所述第二波导层17之间通过倏逝波耦合的方式实现光信号的传播。其中，所述Ⅲ-Ⅴ族材料层是指由元素周期表中第Ⅲ主族与第Ⅴ主族的元素组成的化合物形成的材料层。
本具体实施方式中，采用外延生长的方式直接于所述SOI衬底的顶层硅上生长多个Ⅲ-Ⅴ族材料层，提高了电吸收调制器的高速率调制，且外延生长的方式成本较低，从而降低了电吸收调制器的整体制造成本；通过设置通过倏逝波耦合的上下两层波导层，提高了波导与器件结构之间的耦合效率，减小了耦合损耗，从而进一步改善了光调制效率。
本具体实施方式采用所述多重量子阱层14作为所述器件结构的活性中心，利用多重量子阱的QCSE(Quantum Confined Stark Effect，量子限制斯塔克效应)，通过改变施加于所述器件结构上的电压(例如是否施加电压或者调整施加电压的大小)，来实现对所述多重量子阱层14光吸收系数的调整，以更好的实现对光的调制。
为了与所述第一波导层12具有较佳的光耦合效率，优选的，所述第二波导层17的材料为氮化硅、氮氧化硅或者非晶硅。
为了进一步减小所述第二波导层17与所述器件结构之间的耦合损耗，优选的，所述器件结构包括沿所述SOI衬底的轴向依次层叠的n-型Ⅲ-Ⅴ族材料层15、多重量子阱层14和p-型Ⅲ-Ⅴ族材料层13；所述多重量子阱层14的中心与所述第二波导层17的中心对齐设置。
具体来说，可以如图1中所示，n-型Ⅲ-Ⅴ族材料层、多重量子阱层和p-型Ⅲ-Ⅴ族材料层在所述SOI衬底上是按照由下至上的顺序依次排列；也可以反之，即n-型Ⅲ-Ⅴ族材料层、多重量子阱层和p-型Ⅲ-Ⅴ族材料层在所述SOI衬底上是按照由上至下的顺序依次排列。在本具体实施方式中，以沿所述SOI衬底的轴向自所述SOI衬底中底层硅10指向埋氧化层11的方向为向上，并以沿所述SOI衬底的轴向自所述SOI衬底中埋氧化层11指向底层硅10的方向为向下。
以n-型Ⅲ-Ⅴ族材料层、多重量子阱层和p-型Ⅲ-Ⅴ族材料层在所述SOI衬底上是按照由下至上的顺序依次排列为例，如图2所示，所述n-型Ⅲ-Ⅴ族材料层15包括沿所述SOI衬底的轴向方向依次层叠的n-型接触层151和第一光学限制层152；所述p-型Ⅲ-Ⅴ族材料层13包括沿所述SOI衬底的轴向方向依次层叠设置的第二光学限制层131、覆盖层132和p-型接触层133。其中，所述n-型接触层151是直接采用选择性外延生长技术于所述SOI衬底的顶层硅上生长形成的，其作为后续生长所述多重量子阱层14的基底。
所述n-型接触层151、第一光学限制层152、第二光学限制层131、覆盖层132和p-型接触层133的材料均为由元素周期表中第Ⅲ主族与第Ⅴ主族的元素组成的化合物，即Ⅲ-Ⅴ族材料。其中，所述器件结构中每一Ⅲ-Ⅴ族材料层的具体材质、掺杂类型及其厚度，本领域技术人员可以根据实际需要进行选择，例如根据所述电吸收调制器所要调制的光的波长进行设置，表1举例给出了所述器件结构中多个Ⅲ-Ⅴ族材料层的详细信息。在表1中，x、y、z、a、b、c、d、e和f的具体数值，本领域技术人员可以根据实际需要进行设置，例如根据电吸收调制器所调制的光是属于C-波段或者O-波段来进行设置，其中，所述多重量子阱层14的具体层数本领域技术人员可以根据实际需要见设置，且所述多重量子阱层14的总厚度优选为为数十纳米至数百纳米。
表1器件结构中多个Ⅲ-Ⅴ族材料层的详细信息
优选的，所述多重量子阱层14与所述第一波导层12沿所述SOI衬底轴向方向的距离为大于0μm且小于或等于2μm。更优选的，所述多重量子阱层14与所述第一波导层12沿所述SOI衬底轴向方向的距离为100nm-900nm。这是因为，所述器件结构包括沿所述SOI衬底的轴向方向层叠设置的多个Ⅲ-Ⅴ族材料层，即在所述SOI衬底的顶层硅上需要外延生长多层Ⅲ-Ⅴ族材料层，为了确保每一层的厚度以及所述器件结构的整体性能，本具体实施方式将所述多重量子阱层14与所述第一波导层12沿所述SOI衬底轴向方向的距离为大于0μm且小于或等于2μm。由于所述第二波导层17的中心与所述多重量子阱层14的中心对齐设置，因此，所述第二波导层17与所述第一波导层12沿所述SOI衬底轴向方向的距离也为大于0μm且小于或等于2μm。如图1所示，所述第一波导层12与所述第二波导层17之间填充有介质层18。
举例来说，所述第一波导层12包括位于所述器件结构相对两侧的第一子波导121和第二子波导122，所述第二波导层17也包括位于所述器件结构相对相册的第三子波导171和第四子波导172，且所述第一子波导121与所述第三子波导171位于所述器件结构的同侧、所述第二子波导122与所述第四子波导172位于所述器件结构的同侧。外界光经所述第一子波导121以倏逝波耦合的方式传输至所述第三子波导171；所述第三子波导171再将外界光耦合进所述器件结构，经所述器件结构调制后再耦合进所述第四子波导172；所述第四子波导172再将经所述器件结构调制后的外界光以倏逝波耦合的方式传输至所述第二子波导122；最后经所述第二子波导122传输至外界。
优选的，所述器件结构还包括设置于多个所述Ⅲ-Ⅴ族材料层与所述SOI衬底的埋氧化层之间的第一缓冲层、位于所述第一缓冲层表面的第一电极以及沿所述SOI衬底的轴向方向层叠设置于多个所述Ⅲ-Ⅴ族材料层上的第二电极。为了与CMOS工艺相适应，更优选的，多个所述Ⅲ-Ⅴ族材料层与所述第二电极之间还设置有第二缓冲层；所述第一缓冲层为n-型硅层或p-型硅层，所述第二缓冲层相应为p-型硅层或n-型硅层。
以n-型Ⅲ-Ⅴ族材料层、多重量子阱层和p-型Ⅲ-Ⅴ族材料层在所述SOI衬底上是按照由下至上的顺序依次排列为例，如图2所示，所述器件结构还包括设置于所述n-型Ⅲ-Ⅴ族材料层15与所述SOI衬底的埋氧化层11之间的第一缓冲层16、位于所述第一缓冲层16表面的n-电极22以及位于所述p-型Ⅲ-Ⅴ族材料层13表面的p-电极21。通过采用上述结构，使得整个器件结构形成p-i-n二极管，在对所述电吸收调制器施加负性电压时，电场强度越大，调制性能越好。所述第一缓冲层16为n-型硅层；所述p-型Ⅲ-Ⅴ族材料层13与所述p-电极21之间还设置有第二缓冲层23，所述第二缓冲层23为p-型硅层。其中，所述第一缓冲层16可以是通过对所述SOI衬底中的所述顶层硅中的部分区域进行n-型离子掺杂形成的。
本具体实施方式提供的电吸收调制器，采用外延生长的方式直接将多个Ⅲ-Ⅴ族材料层生长于SOI衬底的顶层硅表面，简化了电吸收调制器到的制造工艺，降低了电吸收调制器的整体制造成本；且沿所述SOI衬底轴向的方向设置上下两层波导层，其中，位于上层的波导层与多个Ⅲ-Ⅴ族材料层中的量子阱层对齐设置，减小了光波耦合损耗，提高了电吸收调制器的光调制效率，改善了电吸收调制器的光调制性能。
第二具体实施方式
本具体实施方式还提供了一种半导体器件，附图3是本发明具体实施方式中半导体器件的结构示意图，对于与第一具体实施方式相同之处，本具体实施方式不再赘述，以下主要叙述与第一具体实施方式的不同之处。
如图3所示，所述半导体器件包括SOI衬底、第一器件结构、第二器件结构、第一波导层335和第二波导层336。所述第一波导层335由所述SOI衬底的顶层硅形成。具体来说，如图1所示，所述SOI衬底包括沿所述SOI衬底的轴向方向由下至上依次层叠设置的底层硅30、埋氧化层31和顶层硅。通过对所述顶层硅进行刻蚀，例如干法刻蚀或者湿法刻蚀，形成所述第一波导层335。
所述SOI衬底的所述底层硅30用于支撑其上的第一器件结构、第二器件结构、第一波导层335和第二波导层336。所述第一器件结构，包括沿所述SOI衬底的轴向方向层叠设置的多个第一Ⅲ-Ⅴ族材料层，且多个第一Ⅲ-Ⅴ族材料层是在所述顶层硅上外延生长形成的；所述第一器件结构用于向所述第二器件结构发射光信号；所述第二器件结构，包括沿所述SOI衬底的轴向方向层叠设置的多个第二Ⅲ-Ⅴ族材料层，且多个第二Ⅲ-Ⅴ族材料层是在所述顶层硅上外延生长形成的；所述第二器件结构用于对所述光信号进行调制；所述第二波导层336，位于所述第一器件结构与所述第二器件结构之间，与多个所述第一Ⅲ-Ⅴ族材料层中的第一多重量子阱层322、以及多个所述第二Ⅲ-Ⅴ族材料层中的第二多重量子阱层332对齐设置；所述第一波导层335，位于所述SOI衬底的埋氧化层31与所述第二波导层336之间，且与所述第二波导层336之间通过倏逝波耦合的方式实现光信号的传播。其中，每一所述第一Ⅲ-Ⅴ族材料层以及每一所述第二Ⅲ-Ⅴ族材料层的具体材质以及厚度，本领域技术人员可以根据实际需要，例如根据所述光信号的波段进行选择。
举例来说，所述第一器件结构可以为激光器结构，所述第二器件结构可以为电吸收调制器结构。其中，所述激光器还包括位于多个所述第一Ⅲ-Ⅴ族材料层相对两侧的光栅325。为了进一步提高光波耦合效率，减少耦合损耗，优选的，所述光栅325同时与所述第一多重量子阱层和第二多重量子阱层对齐设置。更优选的，所述光栅325为DBR(DistributedBragg Reflection，分布式布拉格反射镜)型光栅。
本具体实施方式实现了两个不同类型器件结构的同片集成，例如电吸收调制器与激光器的同片集成。具体来说，如图2所示，多个所述第一Ⅲ-Ⅴ族材料层包括沿所述SOI衬底的轴向依次层叠的第一缓冲层324、第一n-型Ⅲ-Ⅴ族材料层321、第一多重量子阱层322和第一p-型Ⅲ-Ⅴ族材料层323，所述第一多重量子阱层322的中心与所述第二波导层336的中心对齐设置；多个所述第二Ⅲ-Ⅴ族材料层包括沿所述SOI衬底的轴向依次层叠的第二缓冲层334、第二n-型Ⅲ-Ⅴ族材料层331、第二多重量子阱层332和第二p-型Ⅲ-Ⅴ族材料层333，所述第二多重量子阱层332与所述第二波导层336的中心对齐设置。所述第一缓冲层324与所述第二缓冲层334可以是对所述SOI衬底的顶层硅进行n-型离子掺杂形成的。
所述第二波导层336可以包括位于所述第二器件结构相对两侧的第一子波导层3361和第二子波导层3362。所述第一器件结构发出的光信号经所述第一子波导层3361耦合进所述第二器件结构，所述第二器件结构对所述光进行调制后再耦合进所述第二子波导层3362；然后，根据无源器件的性能，可以直接在所述第二子波导层3362中对经调制后的光信号进行处理，或者再通过倏逝波耦合的方式将经调制后的光信号传输至所述第一波导层335进行处理。
优选的，所述第二波导层336的材料为氮化硅、氮氧化硅或者非晶硅。为了简化至少工艺，所述光栅325与所述第二波导层336的材质相同。所述第二波导层336与所述第一波导层335沿所述SOI衬底轴向方向的距离也为大于0μm且小于或等于2μm。如图3所示，所述第一波导层335与所述第二波导层336之间填充有介质层34。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。