阅读说明：本技术 一种采用分布式监测电路降低芯片功耗的方法 (Method for reducing chip power consumption by adopting distributed monitoring circuit ) 是由 陆会贤 王云飞 王鹏 黄胜操 张玉成 陈海华 石晶林 于 2019-08-14 设计创作，主要内容包括：本发明公开了一种采用分布式监测电路降低芯片功耗的方法,一、将芯片按照功能模块划分为多个电压区域,每个电压区域设置多个监测电路；二、对各个监测电路根据各自的功能设置电压阈值,若所监测的电压大于等于自身的电压阈值,则输出1,否则,输出为0；三、对任一电压区域内电压的调节策略：i.当电压区域内所有监测电路的输出均为1时,则降低工作电压；ii.当电压区域内仅有1个监测电路输出为0时,则保持现有电压；iii.当电压区域内有大于1个监测电路输出为0时,则提高工作电压,直到该电压区域内所有监测电路均输出为1,本发明能够获得每个电压区域内详细、准确的电路工作状态,实时调整每个电压区域的电压。(The invention discloses a method for reducing chip power consumption by adopting a distributed monitoring circuit, which comprises the following steps of dividing a chip into a plurality of voltage areas according to a functional module, and arranging a plurality of monitoring circuits in each voltage area; setting a voltage threshold value for each monitoring circuit according to respective functions, if the monitored voltage is greater than or equal to the voltage threshold value of the monitoring circuit, outputting 1, and if not, outputting 0; thirdly, adjusting the voltage in any voltage region: i. when the output of all monitoring circuits in the voltage area is 1, reducing the working voltage; when only 1 monitoring circuit output in the voltage region is 0, maintaining the existing voltage; and iii, when more than 1 monitoring circuit in the voltage region outputs 0, increasing the working voltage until all monitoring circuits in the voltage region output 1.)

一种采用分布式监测电路降低芯片功耗的方法

技术领域

本发明属于系统芯片的技术领域，具体涉及一种采用分布式监测电路降低芯片功耗的方法。

背景技术

随着芯片应用场景的复杂化，各种应用对芯片提出的要求越来越高，为了实现更多复杂的功能，芯片的面积逐步增大，单芯片上晶体管数目越来越多。而随着半导体工艺技术的发展，单颗芯片能够容纳的CMOS管的数目也基本遵从摩尔定律增长。目前，复杂芯片中晶体管的数目已经接近100亿个，数字芯片普遍采用CMOS工艺制造。半导体CMOS电路的功耗来源主要有三种：(1)开关功耗：电路翻转时对负载电容充电的功耗；(2)短路功耗：是指PMOS管和NMOS管同时导通产生的功耗；(3)静态功耗：晶体管在没有任何活动时，泄露电流所消耗的功耗。

CMOS电路的开关功耗，用公式描述可写为：

其中，C_L为电路总负载电容；V_dd为工作电压；P_trans为工作电路输出转换的概率，f_clock为工作时钟频率；

短路功耗为输入翻转时，PMOS和NMOS同时打开的瞬间电流形成的功耗。用公式描述可写为：

P_short＝T_SC*V_dd*I_peak*f_clock

其中，T_SC为短路电流的持续时间，I_peak为短路电流。

通常，开关功耗和短路功耗二者又合称为动态功耗。从以上2个公式可以发现，开关功耗和短路功耗都与工作电压有直接关系。尤其是开关功耗与工作电压成平方关系，降低电压对于降低功耗的效果将会十分明显。

举例而言，如果工作电压为1V，对应开关功耗为10W，那么当电压下降10％，即工作电压为0.9V时，对应的开关功耗为8.1W，下降了19％。

基于此原理，现有降低功耗的主要技术包括：

多电压域技术：最基本的形式就是将芯片划分为不同电压域，高性能的部分在高电压域，低性能要求的部分就分配在低电压域。举例来说，一个SOC芯片中，MCU应该工作在尽可能高的时钟，则它的电压应该是最高电压；而外设中的USB模块，有协议定义的固定速率，则只要分配给能满足要求的工作电压即可；一些平时不工作的模块甚至可以将电压关断，也就可使功耗趋于0。这样一个芯片中，就会划分为各种不同的电压域。但是，大部分的芯片并处于最差工艺条件，导致这种方法采用的工作电压比实际所需电压偏高，带来功耗的浪费。

动态电压调整技术：不采用固定的工作频率，而是采用负载的大小，动态实时调整工作电压的大小。当工作负载较小时，可以降低工作电压；当工作负载较大时，可以提升工作电压。但是，与多电压域技术的缺陷类似。不管是采用软件，或是硬件调整方法，其出发点都是针对最差工艺条件的，调整的精度与有效性(时间长短)不会那么精准，同样会带来功耗的浪费。

发明内容

有鉴于此，本发明提供了一种采用分布式监测电路降低芯片功耗的方法，能够获得每个电压区域内详细、准确的电路工作状态，实时调整每个电压区域的电压。

实现本发明的技术方案如下：

一种采用分布式监测电路降低芯片功耗的方法，包括以下步骤：

步骤一、将芯片按照功能模块划分为多个电压区域，每个电压区域设置多个监测电路；

步骤二、对各个监测电路根据各自的功能设置电压阈值，若所监测的电压大于等于自身的电压阈值，则输出1，否则，输出为0；

步骤三、对任一电压区域内电压的调节策略：

i.当电压区域内所有监测电路的输出均为1时，则降低工作电压；

ii.当电压区域内仅有1个监测电路输出为0时，则保持现有电压；

iii.当电压区域内有大于1个监测电路输出为0时，则提高工作电压，直到该电压区域内所有监测电路均输出为1。

进一步地，所述功能模块包括数据搬移模块、矩阵运算模块和存储器读写模块。

有益效果：

本发明采用密布于芯片各个位置的分布式的监测电路，掌握各个电压区域的电路状态，实时调整每个电压区域的电压。既能够保证功能电路的稳定工作，又能够更有效降低芯片工作电压，比现有方法的更有效地降低芯片功耗。

附图说明

图1为本发明方法的实现示意图。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

本发明提供了一种采用分布式监测电路降低芯片功耗的方法，将整颗芯片划分为多个电压区域，一个电压区域布置有多个监测电路。监测电路能体现某个电压区域内详细、准确的电路工作状态。根据监测电路的输出，实时调整每个电压区域的电压。本发明的实施过程具体包括以下步骤：

步骤一、将芯片按照功能模块划分为多个电压区域，在每个电压区域的各个物理位置密集设置多个监测电路，由于监测电路所占面积极小，所以对芯片面积基本没有影响。所述功能模块包括比如数据搬移模块、矩阵计算模块、存储器读写模块等。

步骤二、对各个监测电路根据各自的功能设置电压阈值，若所监测的电压大于等于自身的电压阈值，则输出1，否则，输出为0；监测电路的关键路径(芯片内晶体管互连时最长的一条连线为关键路径)比当前芯片各功能电路的关键路径都略短一些，其比功能电路能抢先一步检测到工作电压下限。当监测电路输出为‘1’时，表明工作电压可以满足监测电路时序要求，功能电路也能正常工作。而一旦监测电路输出为‘0’后，表明当前工作电压可以已不能满足监测电路的时序要求，如果此时进一步降低电压，功能电路也可能出现错误。根据每个监测电路的输出信号，可实时掌握芯片不同物理位置的CMOS管电路状态。

步骤三、对任一电压区域内电压的调节策略：

i.当电压区域内所有监测电路的输出均为1时，则显示此区域内电路工作电压较高，可降低工作电压。

ii.当电压区域内仅有1个监测电路输出为0时，表明此区域电压不能进一步降低，则保持现有电压；

iii.当电压区域内有大于1个监测电路输出为0时，则提高工作电压，直到该电压区域内所有监测电路均输出为1。

如图1所示，为本发明方案的一个实施例，图中最外圈方框表示一颗完整芯片的电路部分，图中小方框表示将一颗芯片划分为各个电压区域，此例为12个电压区域。图中每个电压区域内的小圆点表示1个监测电路。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。