阅读说明：本技术 Be离子扩散保护环雪崩光电探测器芯片及其制作方法 (Be ion diffusion protection ring avalanche photodetector chip and manufacturing method thereof ) 是由 杨彦伟 刘宏亮 邹颜 刘格 于 2018-08-02 设计创作，主要内容包括：本发明公开了一种Be离子扩散保护环APD芯片及其制作方法,所述外延功能层中,所述第一区域包括中心区域以及包围所述中心区域的扩散保护环区域；所述中心区域内设置有扩散区,所述扩散保护环区域设置有Be离子注入扩散保护环。通过所述Be离子注入扩散保护环对扩散区的边缘电场进行弱化,通过离子注入工艺形成Be离子注入扩散保护环,一方面可以有效避免扩散区的边缘提前击穿问题,另外,Be元素的离子注入与Zn元素的扩散工艺完全不同,离子注入主要采用高能离子注入方式,一旦注入完成,其掺杂元素的注入深度不会在后续高温扩散工艺下发生变化,离子注入工艺与扩散工艺可以完全独立控制,互不影响,可以提高制作工艺的稳定性和重复性,提高产品良率。(The invention discloses a Be ion diffusion protection ring APD chip and a manufacturing method thereof, wherein in an epitaxial function layer, a first area comprises a central area and a diffusion protection ring area surrounding the central area; and a diffusion region is arranged in the central region, and a Be ion implantation diffusion protection ring is arranged in the diffusion protection ring region. The Be ion implantation diffusion protection ring weakens the edge electric field of the diffusion area, and the Be ion implantation diffusion protection ring is formed through an ion implantation process, so that on one hand, the problem of advanced breakdown of the edge of the diffusion area can Be effectively avoided, in addition, the Be element ion implantation and the Zn element diffusion process are completely different, the ion implantation mainly adopts a high-energy ion implantation mode, once the implantation is completed, the implantation depth of the doping element cannot change under the subsequent high-temperature diffusion process, the ion implantation process and the diffusion process can Be completely and independently controlled and do not influence each other, the stability and the repeatability of the manufacturing process can Be improved, and the product yield is improved.)

Be离子扩散保护环雪崩光电探测器芯片及其制作方法

技术领域

本发明涉及半导体器件技术领域，更具体的说，涉及一种Be离子扩散保 护环雪崩光电探测器芯片及其制作方法。

背景技术

在量子通信和汽车无人驾驶领域需要对非常微弱的单光子信号进行探测 识别，通常的PIN光电探测器芯片由于不具备光放大的功能，已经不能满足使 用要求，故需要具有光探测倍增效应的雪崩光电探测器(APD)芯片进行光 电转换和放大，而通常工作在线性模式下的APD芯片由于其有效倍增仅有10 左右，仍然很难满足单光子探测的需求，故需要使APD芯片工作在盖革模式， 即击穿电压以上的工作区间，此时APD芯片将具有大于100的高倍增效果， 以满足单光子探测的需求。

现有APD芯片需要设置包围扩散区的悬浮扩散结，以对扩散区的边缘电 场进行弱化，避免扩散区提前击穿。但是悬浮扩散结与扩散区的制备需要两 次扩散工艺，后一次扩散会影响前一次扩散的效果，影响芯片良率和工艺稳 定性。

发明内容

为了解决上述问题，本发明技术方案提供了一种Be离子扩散保护环APD 芯片及其制作方法，通过Be离子注入扩散保护环对扩散区的边缘电场进行弱 化，无需两次扩散工艺，提高了芯片的良率以及工艺稳定性。

为了实现上述目的，本发明提供如下技术方案：

一种雪崩光电探测器芯片，所述雪崩光电探测器芯片包括：

外延片，所述外延片包括芯片衬底以及设置在所述芯片衬底一侧表面的 外延功能层；所述外延功能层背离所述芯片衬底的一侧表面包括第一区域以 及包围所述第一区域的第二区域；所述第一区域包括中心区域以及包围所述 中心区域的扩散保护环区域；所述中心区域内设置有扩散区，所述扩散保护 环区域设置有Be离子注入扩散保护环；

钝化层，所述钝化层设置在所述外延功能层背离所述芯片衬底的一侧表 面，且具有露出所述第一区域的开口；

第一电极，所述第一电极位于所述外延功能背离所述芯片衬底的一侧， 所述第一电极与所述Be离子注入扩散保护环电连接；

第二电极，位于所述芯片衬底背离所述外延功能层的一侧表面。

优选的，在上述雪崩光电探测器芯片中，所述外延功能层包括：

设置在所述芯片衬底一侧表面的缓冲层；

设置在所述缓冲层背离所述芯片衬底一侧表面的吸收层；

设置在所述吸收层背离所述缓冲层一侧表面的顶层；

其中，所述扩散区以及所述Be离子注入扩散保护环均位于所述顶层背离 所述吸收层一侧的表面内，所述Be离子注入扩散保护环的离子注入深度以及 所述扩散区的扩散深度均小于所述顶层的厚度。

优选的，在上述雪崩光电探测器芯片中，所述Be离子注入扩散保护环中 Be元素的离子注入深度为d1；

所述扩散区为Zn扩散区，Zn元素的扩散深度为d2；

其中，1μm＜d1-d2＜10μm。

优选的，在上述雪崩光电探测器芯片中，所述扩散区为Zn扩散区，Zn 元素的扩散深度为d2；

其中，2μm＜d2＜5μm。

优选的，在上述雪崩光电探测器芯片中，所述Be离子注入扩散保护环的 外径为D1，内径为D2；

其中，0＜(D1-D2)/2＜10μm。

优选的，在上述雪崩光电探测器芯片中，所述Be离子注入扩散保护环的 外径为D1；

其中，10μm＜D1＜30μm。

优选的，在上述雪崩光电探测器芯片中，所述第一电极包括：Ti层、Pt 层以及Au层，其中，所述Ti层朝向所述外延功能层设置。

优选的，在上述雪崩光电探测器芯片中，所述第二电极包括：Ni层以及 Au层，其中，所述Ni层朝向所述芯片衬底设置。

优选的，在上述雪崩光电探测器芯片中，所述第二电极具有通光窗口， 在垂直于所述芯片衬底的方向上，所述通光窗口与所述扩散区正对设置。

优选的，在上述雪崩光电探测器芯片中，所述第一电极包括位于所述开 口内的电极环，所述电极环覆盖所述扩散保护环区域且具有露出所述扩散区 的通光窗口。

本发明还提供了一种雪崩光电探测器芯片的制作方法，所述制作方法包 括：

提供一晶圆，所述晶圆具有多个芯片衬底，相邻所述芯片衬底之间具有 切割沟道；

在所述晶圆的一侧表面形成外延功能层；其中，所述外延功能层背离所 述芯片衬底的一侧表面包括第一区域以及包围所述第一区域的第二区域；所 述第一区域包括中心区域以及包围所述中心区域的扩散保护环区域；

在所述外延功能层背离所述晶圆的一侧形成钝化层；

以所述钝化层制作掩膜版，在所述中心区域内形成扩散区，在所述扩散 保护环区域内形成Be离子注入扩散保护环；

在所述外延功能层背离所述晶圆的一侧形成图案化的第一电极层；所述 第一电极层包括多个与所述芯片衬底一一对应的第一电极，同一所述芯片衬 底上设置的所述第一电极与所述扩散区电连接；

在所述晶圆背离所述外延功能层一侧的表面形成图案化的第二电极层， 所述第二电极层包括多个与所述芯片衬底一一对应的第二电极；

基于所述切割沟道，将所述晶圆分割为多个单粒的雪崩光电探测器芯片。

优选的，在上述制作方法中，所述在所述晶圆的一侧表面形成外延功能 层包括：

在所述晶圆的一侧表面形成缓冲层；

在所述缓冲层背离所述晶圆的一侧表面形成吸收层；

在所述吸收层背离所述缓冲层的一侧表面形成顶层。

优选的，在上述制作方法中，所述以所述钝化层制作掩膜版，在所述中 心区域内形成扩散区，在所述扩散保护环区域内形成Be离子注入扩散保护环 包括：

去除所述扩散保护环区域的所述钝化层，形成所述离子注入窗口；

基于所述离子注入窗口，采用Be元素进行离子注入，形成Be离子注入 扩散保护环；

去除所述中心区域的钝化层，形成扩散窗口；

基于所述扩散窗口，在所述外延功能层的表面内形成Zn扩散区。

优选的，在上述制作方法中，所述在所述外延功能层背离所述晶圆的一 侧形成图案化的第一电极层包括：

形成覆盖所述钝化层以及所述第一区域的绝缘介质层；

去除所述钝化层表面的绝缘介质层以及至少部分扩散保护环区域表面的 绝缘介质层；

形成覆盖所述钝化层、所述至少部分扩散保护环区域以及所述绝缘介质 层的第一电极层；

去除所述钝化层表面的部分第一电极层，形成多个预设图形的第一电极。

优选的，在上述制作方法中，所述绝缘介质层为增透膜；图案化的所述 钝化层具有露出所述第一区域的开口；

所述制作方法还包括：在去除所述钝化层表面的部分第一电极层的同时， 去除所述中心区域正对的部分第一电极层，形成覆盖所述保护环区域的电极 环，所述电极环包括正对所述扩散区的通光窗口，每个所述第一电极包括一 个所述电环。

优选的，在上述制作方法中，每个所述第二电极设置有通光窗口，所述 通光窗口在垂直于所述芯片衬底的方向上与所述扩撒区正对设置；

所述在所述晶圆背离所述外延功能层一侧的表面形成图案化的第二电极 层包括：

在通光窗口对应区域形成增透膜；

形成覆盖该表面以及所述增透膜的第二电极层；

去除所述增透膜表面的第二电极层。

优选的，在上述制作方法中，所述在所述晶圆背离所述外延功能层一侧 的表面形成图案化的第二电极层包括：

在所述晶圆背离所述外延功能层一侧的表面形成完全覆盖该表面的第二 电极层；

基于所述切割沟道将所述第二电极层刻蚀为多个第二电极，所述第二电 极完全覆盖所对应的所述芯片衬底。

通过上述描述可知，本发明技术方案提供的APD芯片及其制作方法中， 设置所述外延功能层背离所述芯片衬底的一侧表面包括第一区域以及包围所 述第一区域的第二区域；所述第一区域包括中心区域以及包围所述中心区域 的扩散保护环区域；所述中心区域内设置有扩散区，所述扩散保护环区域设 置有Be离子注入扩散保护环。通过所述Be离子注入扩散保护环对扩散区的 边缘电场进行弱化，可以通过离子注入工艺形成包围扩散区的Be离子注入扩 散保护环，一方面可以有效避免扩散区的边缘提前击穿问题，另外，Be元素的离子注入与Zn元素的扩散工艺完全不同，离子注入主要采用高能离子注入 方式，一旦注入完成，其掺杂元素的注入深度不会在后续高温扩散工艺下发 生变化，离子注入工艺与扩散工艺可以完全独立控制，互不影响，可以提高 制作工艺的稳定性和重复性，提高产品良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不 付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为一种APD芯片的正面俯视图；

图2为图1所示APD芯片在A-A’方向的切面图；

图3为本发明实施例提供的一种APD芯片的正面俯视图；

图4为图3所示APD芯片在A-A’方向的切面图；

图5为本发明实施例提供的一种APD芯片的背面俯视图；

图6为本发明实施例提供的一种APD芯片与陶瓷基板装配后的俯视图；

图7为图6在C-C’方向的切面图；

图8为本发明实施例提供的一种陶瓷基板的俯视图；

图9为本发明实施例提供的另一种APD芯片的正面俯视图；

图10为图9在D-D’方向的切面图；

图11为本发明实施例提供的另一种APD芯片的背面俯视图；

图12-图28为本发明实施例提供的一种APD芯片的制作方法的流程示意 图；

图29-图32为本发明实施例提供的另一种APD芯片的制作方法的流程示意 图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1和图2，图1为一种APD芯片的正面俯视图，图2为图1所示 APD芯片在A-A’方向的切面图，该APD芯片包括外延片，所述外延片包括： 衬底1，设置在衬底1一侧表面的缓冲层2，设置在缓冲层2背离衬底1一侧 表面的吸收层3，以及设置在吸收层3背离缓冲层2一侧表面的顶层4。

顶层4的表面内设置有扩散区8以及包围扩散区8的悬浮扩散结7。悬浮 扩散结7的扩散深度小于扩散区8的扩散深度，且二者的扩散深度均小于顶 层4的厚度。扩散区8与吸收层3之间的部分顶层4为倍增区12。

顶层4的外表面具有钝化层5，钝化层5具有露出扩散区8的开口。该开 口内设置有增透膜9，增透膜9与钝化层5之间具有露出部分扩散区8的环形 间隙，该环形间隙内设置有正电极6，正极6与其下方的扩散区8电连接，正 电极6具有延伸至钝化层表面的焊接部分。衬底1背离缓冲层的一侧表面具 有负电极10。

该APD芯片工作时，入射单光子的信号光11从芯片正面的增透膜9入 射到吸收层3，进行光电转换，生成光生载流子，所生成的光生载流子在芯片 内部电场的驱动下票已到芯片的倍增区12，产生雪崩倍增，形成放大光电流 输出。

上述APD芯片存在如下问题：

首先，APD芯片是正面入射结构，芯片正面除了扩散区8之外的区域均 覆盖钝化层5，如果正极6完全覆盖钝化层将会增大芯片电容，影响芯片频率 特性，故通光窗口内的正极6延伸到钝化层5表面的部分较小，无法遮挡整 个钝化层5，这样导致外界的环境噪声光(非信号光11)可以在钝化层5进 入到芯片的吸收层3，形成噪声载流子原，从而影响芯片对光信号的正确识别， 严重时可能导致无法分别正常单光子的信号光11。单光子探测是对非常微弱 的单光子信号进行探测，所以对探测所用的APD芯片的暗电流和环境噪声要 求比较高，如果APD芯片本身的暗电流过高，或者有环境光噪声的影响均可 能影响对本身单光子信号光的探测，使单光子信号光淹没在噪声信号中，而 无法进行正确识别。

其次，由于APD芯片工作在高压下，需要采用悬浮结7对扩散区8的边 缘击穿电场进行弱化，避免扩散区8边缘提前出现击穿，导致的芯片高压电 场无法施加到倍增区12，同时避免在扩散区8边缘产生高压漏电。但是悬浮 结7与扩散区8的间距需要非常精确的控制，距离太大无法达到避免扩散区8 边缘击穿的目的，导致无法产生倍增效果，同时漏电变大，距离太近会增大 芯片电容和电感，影响芯片的频率特性，故对芯片的制作工艺要求较高，影 响芯片良率和工艺稳定性。

而且由于悬浮结7和扩散区8的扩散深度不同，通常需要分别采用两次 扩散工艺，APD芯片扩散工艺一般是采用Zn扩散形成悬浮结7和扩散区8。 在第一预设区域形成扩散区8，在第二预设区域形成悬浮结7。第一次Zn扩 散在第一预设区域进行，第二次Zn扩散在第一预设区域和第二预设区域同时 进行。这样会形成不同扩散深度的扩散区8和悬浮结7。但是由于需要对第一 预设区域进行二次扩散形成扩散区8，扩散区8的前一次的扩散深度会出现随 机变化，无法精确控制扩散区8的扩散深度，给芯片的制作工艺造成不稳定 性，影响芯片制作工艺的重复性和不确定性。

为了解决上述问题，本发明实施例提供了一种APD芯片及其制作方法， 在APD芯片的背面设置通光窗口，APD芯片为背入式芯片，可以通过位于背 面的通光窗口检测光信号。相对于传统的正面检测光信号的方式，位于背面 的第二电极距离正面场区距离较大，对芯片电容和电感的影响可以忽略，不 会增大芯片电容和电感，故第二电极可以仅预留通光窗口，并完全覆盖其他 背面区域，而第二电极不透光，可以完全防止噪声光通过背面通光窗口之外 的其他区域入射，从而可以避免环境噪声光的影响，保证APD芯片可以正确 识别单光子信号光。

而且还可以通过离子注入工艺形成包围扩散区的Be离子注入扩散保护 环，一方面可以有效避免扩散区的边缘提前击穿问题，另外，Be元素的离子 注入与Zn元素的扩散工艺完全不同，离子注入主要采用高能离子注入方式， 一旦注入完成，其掺杂元素的注入深度不会在后续高温扩散工艺下发生变化， 离子注入工艺与扩散工艺可以完全独立控制，互不影响，可以提高制作工艺 的稳定性和重复性，提高产品良率。

综上可知，针对现有单光子探测用APD芯片存在的问题，本发明开创性 的提供了一种背入式的APD芯片，可以有效的避免现有结构中存在的环境噪 声光风险以及工艺重复性差等问题，可以较大程度提升芯片性能，同时提高 芯片工艺的可生产性和工艺重复性。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 和具体实施方式对本发明作进一步详细的说明。

参考图3-图5，图3为本发明实施例提供的一种APD芯片的正面俯视图， 图4为图3所示APD芯片在A-A’方向的切面图，图5为本发明实施例提供的 一种APD芯片的背面俯视图。所示APD芯片包括：外延片200，所述外延片 200包括芯片衬底21以及设置在所述芯片衬底21一侧表面的外延功能层20。

所述APD芯片中，所述外延功能层20背离所述芯片衬底21的一侧表面 包括第一区域以及包围所述第一区域的第二区域203；所述第一区域包括中心 区域201以及包围所述中心区域201的扩散保护环区域202；所述中心区域 201内设置有扩散区29，所述扩散保护环区域202设置有Be离子注入扩散保 护环30。

所示APD芯片还包括：钝化层25，所述钝化层25设置在所述外延功能 层20背离所述芯片衬底21的一侧表面，且具有露出所述扩散区29的开口； 第一电极27，所述第一电极27位于所述外延功能20背离所述芯片衬底21的 一侧，所述第一电极27与所述Be离子注入扩散保护环30电连接，进而实现 与所述扩散区电连接；第二电极26，所述第二电极26位于所述芯片衬底21 背离所述外延功能层20的一侧表面。

采用Be离子注入技术形成所述Be离子注入扩散保护环30，将扩散区29 保护在所述Be离子注入扩散保护环30中。一方面可以有效避免扩散区29的 边缘提前击穿问题，另外，Be元素的离子注入与Zn元素的扩散工艺完全不 同，离子注入主要采用高能离子注入方式形成，一旦注入完成，其注入深度 不会在后续高温扩散工艺下发生变化，离子注入工艺与扩散工艺可以完全独 立控制，互不影响，可以提制作工艺的稳定性和重复性，提高产品良率。

所述APD芯片中，芯片衬底21为掺杂S的InP层。外延功能层20包括 设置在所述芯片衬底21一侧表面的缓冲层22；设置在所述缓冲层22背离所 述芯片衬底21一侧表面的吸收层23；设置在所述吸收层23背离所述缓冲层 22一侧表面的顶层24。其中，所述扩散区29以及所述Be离子注入扩散保护 环30均位于所述顶层24背离所述吸收层23一侧的表面内，所述Be离子注 入扩散保护环30的离子注入深度以及所述扩散区29的扩散深度均小于所述顶层24的厚度。

缓冲层22为InP层，该InP层为掺Si的N型InP材料，掺杂浓度小于 1E18cm^-3，缓冲层22的厚度范围是0.5μm-2μm，包括端点值。吸收层23为 InGaAs层，该InGaAs层为非故意掺杂的本征材料层，掺杂浓度小于1E15cm^-3， 吸收层23的厚度范围是1μm-5μm，包括端点值。顶层24为InP层，该InP 层为非故意掺杂的本征材料层，掺杂浓度小于1E16cm^-3，顶层24的厚度范围 是2μm-5μm，包括端点值。

在本申请实施例中，所述Be离子注入扩散保护环的离子注入深度大于所 述扩散区的扩散深度。所述APD芯片中，为了有效降低芯片暗电流，以及有 效避免扩散区29边缘提前击穿，设置所述Be离子注入扩散保护环30中Be 元素的离子注入深度为d1；所述扩散区29为Zn扩散区，Zn元素的扩散深度 为d2；其中，1μm＜d1-d2＜10μm。所述Be离子注入扩散保护环30的外径 为D1，内径为D2；其中，0＜(D1-D2)/2＜10μm。为了最大程度降低芯片 暗电流，设置10μm＜D1＜30μm。

如上述，扩散区29为Zn扩散区。扩散区29的扩散边缘至少与所述Be 离子注入扩散保护环30的内环重合，且不超过Be离子注入扩散保护环30的 外环区域。其中，2μm＜d2＜5μm。

在上述实施方式中，所述第二电极26具有通光窗口，在垂直于所述芯片 衬底21的方向上，所述通光窗口与所述扩散区29正对设置。可选的，设置 扩散区29为圆形区域，对应的所述开口以及所述通光窗口均为圆形，所述通 光窗口的直径为D3。其中，第一电极27为APD芯片的正极，第二电极26 为APD芯片的负极。所述第二电极26不透光。这样，将通光窗口设置在APD 芯片的背面，APD芯片为背入式芯片，仅可以通过光敏区(通光窗口所处区 域)检测光信号，在非光敏区(芯片背面通光窗口以外的区域)可以通过第 二电极26进行遮光，可以有效避免噪声光信号通过非光敏区入射吸收层23， 从而可以有效避免由于噪声光信号产生噪声光生载流子，进而避免由此导致 的探测噪声信号，提高芯片的光信号识别准确性。

参考图6-图8，图6为本发明实施例提供的一种APD芯片与陶瓷基板装 配后的俯视图，图7为图6在C-C’方向的切面图，图8为本发明实施例提供 的一种陶瓷基板的俯视图。APD芯片倒装在陶瓷基板41表面，所述APD芯 片与陶瓷基板41相对固定；所述陶瓷基板41的一侧表面具有焊接金属层42， 该焊接金属层42可以为Au层；其中，所述外延功能层20朝向所述陶瓷基板 41设置，且通过所述第一电极27与所述焊接金属层42焊接固定。

陶瓷基板41表面的焊接金属层42一端用于和第一电极27焊接固定，另 一端作为焊盘，延伸到陶瓷基板41未被APD芯片覆盖的部分，用于和外部 电路连接。这样，可以将APD芯片倒装在陶瓷基板41表面，实现APD芯片 的背入光，方便进行金丝焊线。

所述APD芯片中，第一电极27包括依次层叠设置的Ti层、Pt层以及 Au层。其中Ti层朝向外延功能层20设置。Ti层的厚度范围是包括端点值；Pt层的厚度范围是包括端点值；Au层的厚度大 于

其他方式中，第一电极27还可以为层叠的Cr层和Cu层，其中Cu层朝 向外延功能层20设置。这样，所述第一电极27可以满足APD芯片进行倒装 时的倒装焊工艺要求。

所述APD芯片中，所述第二电极26背离所述芯片衬底的一侧表面为反 射面。这样，可以通过该反射面进行镜面反射，以进一步提高第二电极26屏 蔽噪声光的效果。可以通过研磨工艺降低该表面的粗糙度，以提高其反射率， 形成反射面。

所述APD芯片中，所述第二电极26包括：层叠设置的Ni层以及金层， 且Ni层位于所述金层与所述芯片衬底21之间。Ni层和金层形成的第二电极 26具有较小在阻抗，而且与芯片衬底21具有较好的欧姆接触效果。可选的， 所述Ni层的厚度范围是包括端点值；所述金层的厚度大于 如可以为或是该数值范围内，可以使得第二电极26 具有适中的厚度，实现较好的遮光效果，且第二电极26具有较小的阻抗，避免由于第二电极26厚度过大，导致芯片厚度增大以及制作成本增高，且可避 免由于第二电极26厚度过小，导致阻抗增大，以及遮光效果较差的问题。其 他方式中，所述第二电极26还可以为层叠设置的锗层以及金层，且锗层位于 所述金层与所述芯片衬底21之间。

所述APD芯片中，所述通光窗口设置有增透膜31，通过所述增透膜31， 可以增大背面通光窗口的光透过率，以提高对光信号利用率。其中，所述增 透膜31可以为氮化硅薄膜。

所述APD芯片中，所述扩散区29位于所述外延功能层20背离所述芯片 衬底21的一侧表面的中心区域，所述通光窗口位于所述芯片衬底21背离所 述外延功能层20一侧表面的中心区域；在第一方向上，所述通光窗口的中心 轴线与所述扩散区29的中心轴线重合，且所述通光窗口在所述扩散区29的 正投影位于所述扩散区内；其中，所述第一方向垂直于所述芯片衬底21。也 就是说，通光窗口与所述扩散区29在所述第一方向上正对设置，且通光窗口 的直径D3不超过扩散区29的直径。这样，可以使得入射的光信号11可以完 全照射到扩散区29，避免入射到扩散区29之外的非扩散区而产生光吸收，避 免影响芯片的性能，如入射非扩散区将影响芯片的带宽特性。

本发明实施例中，可以通过悬浮扩散结对扩散区29的边缘击穿电场进行 弱化，此时悬浮扩散结以及扩散区29的结构可以参考图2设计。而为了避免 设置悬浮扩散结带来的问题，本发明设计Be离子注入扩散保护环30，进而无 需设计悬浮扩散结，具体实现方式如下描述。Be离子注入扩散保护环30位于 顶层24的上表面内，且离子注入深度小于顶层24的厚度。

第一电极27可以通过绝缘介质层28与钝化层25之间的间隙与Be离子 注入扩散保护环30电连接，以实现与扩散区29电连接。该间隙至少露出部 分所述Be离子注入扩散保护环30，优选设置该间隙与扩散保护环区域202 相同。由于无需在正面设置透光窗口，故可以在整个第一区域的上方设置整 块的第一电极27，可以更好的与所述Be离子注入扩散保护环30配合弱化扩 散区29边缘电场。

通过上述描述可知，本发明实施例提供的APD芯片中，通过在背面设计 通光窗口，实现背入光的方式，可以有效解决噪声光信号的干扰问题，通过 在正面设计Be离子注入扩散保护环30，代替了传统的悬浮结结构，可以有效 防止扩散区29边缘提前出现击穿的问题，而且相对于现有技术需要两次扩散 工艺制备扩散区，本申请只需要一次扩散工艺制备扩散区29，通过一次离子 注入工艺形成Be离子注入扩散保护环30，离子注入工艺与通过扩散工艺可以 相互独立控制，互不干扰。而且扩散区29的边缘可以设置在Be离子注入扩 散保护环30的内外环之间，无需现有技术中悬浮结与扩散区高精度间距的控 制，制作工艺简单，提高了制作工艺的稳定性和重复性，提高产品良率。

在图3-图8所示方式中，APD芯片为背入式结构，在第二电极26设置通 光窗口，在其他实施方式中，所述APD芯片还可以采用正入射结构，如图9- 图11所示。

参考图9，图9为本发明实施例提供的另一种APD芯片的正面俯视图， 图10为图9在D-D’方向的切面图，图11为本发明实施例提供的另一种APD 芯片的背面俯视图。

图9-图11所示方式与图3-图5所示方式不同在于设置第二电极26完全 覆盖芯片衬底21背离所述外延功能层20的一侧表面，无需在芯片背面设置 增透膜以及通光窗口，在芯片正面设置通光窗口。具体的，设置所述第一电 极27包括位于所述钝化层25的开口内的电极环271，所述电极环271覆盖所 述扩散保护环区域202且具有露出所述扩散区29的通光窗口。绝缘介质层28 位于电极环271内，此时绝缘介质层28为增透膜。

同上述描述，图9-图11所示方式，相对于传统正入射结构的APD芯片 通过Be离子注入扩散保护环30对扩散区29的边缘电场进行弱化，可以提高 制作工艺的稳定性和重复性，提高产品良率。

基于上述APD芯片的实施例，本发明另一实施例还提供了一种APD芯 片的制作方法，用于制备上述实施例所述APD芯片，该制作方法如图9-图25 所示，图12-图28为本发明实施例提供的一种APD芯片的制作方法的流程示 意图，该制作方法包括：

步骤S11：如图12和图13所示，提供一晶圆50，所述晶圆具有多个芯 片衬底21，相邻所述芯片衬底21之间具有切割沟道51。

所述晶圆50可以为掺杂S的InP衬底。

步骤S12：如图14所示，在所述晶圆50的一侧表面形成外延功能层20。

其中，所述外延功能层20背离所述芯片衬底21的一侧表面包括第一区 域以及包围所述第一区域的第二区域203；所述第一区域包括中心区域201以 及包围所述中心区域201的扩散保护环区域202。

该步骤中，所述在所述晶圆50的一侧表面形成外延功能层20包括：在 所述晶圆50的一侧表面形成缓冲层22；在所述缓冲层22背离所述晶圆50的 一侧表面形成吸收层23；在所述吸收层23背离所述缓冲层22的一侧表面形 成顶层24。

可以通过MOCVD外延设备依次在晶圆50上生长InP缓冲层22、InGaAs 吸收层23以及InP顶层24，以完成外延片的制备。

步骤S13：如图15所示，在所述外延功能层20背离所述晶圆50的一侧 形成钝化层25。

可以通过PECVD设备生长钝化层25。钝化层25可以为氮化硅或是二氧 化硅。钝化层25厚度大于折射率为2.0±0.05。

步骤S14：如图16-图19所示，以所述钝化层25制作掩膜版，在所述中 心区域201内形成扩散区29，在所述扩散保护环区域202内形成Be离子注入 扩散保护环30。

该步骤中，所述以所述钝化层25制作掩膜版，在所述中心区域201内形 成扩散区29，在所述扩散保护环区域202内形成Be离子注入扩散保护环30 包括：

首先，如图16所示，去除所述扩散保护环区域202的所述钝化层25，形 成所述离子注入窗口；每个芯片衬底21对应制备一个离子注入窗口。

然后，如图17所示，基于所述离子注入窗口，采用Be元素进行离子注 入，形成Be离子注入扩散保护环30；每个芯片衬底21对应制备一个Be离 子注入扩散保护环30。

再如图18所示，去除所述中心区域201的钝化层25，形成扩散窗口；

最后，如图19所示，基于所述扩散窗口，在所述外延功能层20的表面 内形成Zn扩散区29。可以采用高温Zn扩散工艺，进行Zn掺杂形成所述扩 散区29。

该步骤中，可以通过光刻方式对所述钝化层25进行图形化处理，以形成 离子注入窗口以及扩散窗口。

步骤S15：如图20-图23所示，在所述外延功能20背离所述晶圆50的一 侧形成图案化的第一电极层，所述第一电极层包括多个与所述芯片衬底一一 对应的第一电极27，同一所述芯片衬底21上设置的所述第一电极27与所述 扩散区29电连接。

该步骤中，所述在所述外延功能20背离所述晶圆50的一侧形成图案化 的第一电极层包括：

首先，如图20所示，形成覆盖所述钝化层25以及所述第一区域的绝缘 介质层28；绝缘介质层28覆盖钝化层25的表面、扩散区29的表面以及Be 离子注入扩散保护环30的表面。可以通过PECVD生长工艺生长氮化硅层作 为绝缘介质层28。绝缘介质层28厚度范围是包括端点值， 折射率为1.96±0.02。

然后，如图21所示，去除所述钝化层25表面的绝缘介质层28以及至少 部分所述扩散保护环区域202表面的绝缘介质层。这样，可以露出图案化后 的钝化层25以及至少部分所述Be离子注入扩散保护环30。剩余的所述绝缘 介质层28覆盖所述扩散区29。可以通过光刻蚀和湿法刻蚀图形化处理所述 绝缘介质层28。

再如图22所示，形成覆盖所述钝化层25、所述至少部分扩散保护环区域 202以及所述绝缘介质层28的第一电极层。可以采用电子束蒸发工艺依次蒸 镀Ti层、Pt层以及Au层作为第一电极层。

最后，如图23所示，去除所述钝化层25表面的部分第一电极层，形成 多个预设图形的第一电极27。第一电极27在露出的所述至少部分扩散保护环 区域202与所述Be离子注入扩散保护环30电连接，从而实现与扩散区29电 连接。可以通过光刻工艺对第一电极层进行图形化处理。

步骤S16：如图24-图27所示，在所述晶圆20背离所述外延功能层20 一侧的表面形成图案化的第二电极层，所述第二电极层包括多个与所述芯片 衬底21一一对应的第二电极26。

该制作方法中，以制作背入射结构的芯片为例进行说明，每个所述第二 电极26设置有通光窗口，所述通光窗口在垂直于所述芯片衬底21的方向上 与所述扩撒区29正对设置。

在形成第二电极层之前，还包括对晶圆50背离外延功能层20的一侧表 面进行减薄处理，减薄厚度小于150μm。

该步骤中，所述在所述晶圆50背离所述外延功能层20一侧的表面形成 图案化的第二电极层包括：

首先，如图24和图25所示，在通光窗口对应区域形成增透膜31。具体 的，如图24所示，形成一层覆盖晶圆表面的增透膜31，再如图25所示，通 过刻蚀工艺，仅保留对应通光窗口区域的增透膜31。可以通过PECVD设备 生长氮化硅作为增透膜31，增透膜31厚度为包括端点值， 折射率为1.92±0.02。可以通过光刻和湿法腐蚀工艺图形化增透膜31。

然后如图26所示，形成覆盖该表面以及所述增透膜31的第二电极层。 该步骤中，所述形成覆盖该表面以及所述增透膜31的第二电极层包括：形成 覆盖该表面以及所述增透膜的Ni层；在所述Ni层表面形成金层；刻蚀所述 金层和所述Ni层，形成多个所述第二电极。其中，所述Ni层的厚度范围是 包括端点值；所述金层的厚度大于可以通过电子束蒸发 工艺形成所述第二电极层。

再如图27所示，去除所述增透膜31表面的第二电极层，形成多个第二 电极26。该过程中，可以同步去除切割沟道51位置对应的第二电极层，以便 便于进行后续分割处理。可以通过光刻和湿法腐蚀工艺将增透膜31表面的第 二电极层去除。

步骤S17：如图28所示，基于所述切割沟道，将所述晶圆分割为多个单 粒的APD芯片。可以通过解理切割工艺进行切割。

可选的，所述制作方法还包括：如图7所示，分割完成后，将所述APD 芯片的第一电极27与一陶瓷基板41表面的焊接金属层42焊接。

通过上述描述可知，上述制作方法可以用于制作上述实施例所述的背入 式结构的APD芯片，制作工艺简单，可以有效的避免现有结构中存在的环境 噪声光风险以及工艺重复性差等问题，可以较大程度提升芯片性能，同时提 高芯片工艺的可生产性和工艺重复性。

当制作正入射结构的APD芯片时，如图22所示，当在外延功能层20背 离晶圆50的一侧形成第一电极层后，首先，如图29所示，在去除所述钝化 层25表面的部分第一电极层的同时，去除所述中心区域201正对的部分第一 电极层，形成覆盖所述保护环区域202的电极环271，所述电极环271包括正 对所述扩散区29的通光窗口，每个所述第一电极27包括一个所述电环271。

然后，如图30所示，在所述晶圆50背离所述外延功能层20的一侧表面 形成第二电极层。

再如图31所示，基于所述切割沟道51图案化所述第二电极层，形成多 个第二电极26，以便于后续的经验切割。金属电极的切割与晶圆50以及外延 功能层20同步切割工艺困难，故先对第二电极层进行图案化处理，可以通过 光刻和湿法腐蚀工艺图案化所述第二电极层。

最后，如图32所示，基于所述切割沟道分割所述晶圆和所述外延功能层， 形成多个单粒的APD芯片。

图29-图32所示方式可以用于制备正入射结构的APD芯片，通过设置包围 扩散区29的Be离子注入扩散保护环对扩散区的边缘电场进行弱化，无需两次 扩散工艺，提高了芯片的良率以及工艺稳定性。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都 是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。 对于本发明实施例公开的制作方法而言，由于其与本发明实施例公开的APD 芯片相对应，所以描述的比较简单，相关之处参见APD芯片对应部分说明即 可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用 本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易 见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下， 在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。