具体实施方式

以下结合附图和具体实施例对本发明的单光子雪崩二极管及其制作方法、单光子雪崩二极管阵列作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

需要说明的是，下文中的术语“第一”、“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其它顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是执行这些步骤的唯一顺序，一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的结构被倒置或者以其它不同方式定位(如旋转)，示例性术语“在……上”也可以包括“在……下”和其它方位关系。

单光子雪崩二极管在pn结的击穿电压之上工作，可用于高度敏感的光子捕获环境。采用单光子雪崩二极管的装置(如芯片)中，多个单光子雪崩二极管以阵列的方式形成在同一衬底上，并且，相邻的单光子雪崩二极管之间设置了填充有隔离介质的隔离沟槽，所述隔离沟槽的深度通常超过纵向设置的pn结的深度，甚至从厚度方向贯穿衬底，即形成完全的物理隔离。但是，隔离沟槽处产生的缺陷容易导致暗计数率增加，一种解决方法是在隔离沟槽周围形成p型掺杂区来降低暗计数率。

图1是在单光子雪崩二极管的隔离沟槽周围设置p型掺杂区时耗尽区的仿真图。图1中，位于p型衬底区域内的白色曲线为耗尽区的边界线。通过将图1所示的仿真结果与未设置p型掺杂区的仿真结果比较可知，虽然p型掺杂区的设置可以降低暗计数率，但是却导致耗尽区(尤其是在有源区的边缘区域，即图1中的左右两端)向上收窄，即发生了向内收缩的转变，对于单光子雪崩二极管而言，图1显示的耗尽区收缩会降低雪崩发生的概率，进而影响光子探测效率，不利于保障单光子雪崩二极管器件的探测性能。

为了在减少单光子雪崩二极管器件的暗计数率的同时，保障器件的光子探测效率，本发明实施例介绍一种单光子雪崩二极管和一种单光子雪崩二极管的制作方法，另外还介绍一种单光子雪崩二极管阵列。

参照图2和图3，本发明实施例涉及一种单光子雪崩二极管。所述单光子雪崩二极管包括衬底100，衬底100包括有源区110以及用于限定有源区110的隔离区120，在衬底100的有源区110设置有用于产生光子触发雪崩电流的pn结，在衬底100的隔离区120设置有沿衬底100厚度方向贯穿衬底100且填充有绝缘介质的隔离沟槽121；其中，有源区110在靠近隔离区120的边缘区域设有沿衬底100的厚度方向纵向延伸的p型掺杂区111，并且，在p型掺杂区111的远离隔离沟槽121的一侧，有源区110在靠近隔离区120的边缘区域还设有沿衬底100的厚度方向纵向延伸的n型掺杂区112，其中，p型掺杂区111与n型掺杂区112可以沿远离隔离区120的方向依次相邻设置，p型掺杂区111与n型掺杂区112以及隔离区120相互之间也可以间隔有衬底100，或者，p型掺杂区111与n型掺杂区112沿远离隔离区120的方向依次相邻设置并且p型掺杂区与隔离区120之间间隔有衬底100，并且，该n型掺杂区112与有源区110内pn结中的与所述n型掺杂区112具有相同掺杂类型的同种掺杂区电连接。

衬底100的材料可以是硅、锗、硅锗、碳化硅、氧化镓、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其它的材料，例如GaAs、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等，或者还可以是上述材料的组合。衬底100可以包括掺杂的外延层、梯度半导体层和位于不同类型的其它半导体层上面的半导体层(例如锗硅层上的硅层)。衬底100中还可以根据设计需求注入一定的掺杂离子以改变电学参数。有源区110和隔离区120在衬底100的厚度方向延伸。

如图2和图3，作为示例，衬底100例如为p型掺杂的衬底(如硅衬底)，即有源区110整体具有p型掺杂(例如掺杂有硼B或二氟化硼BF₂)。图2和图3的区别在于，在有源区110设置的用于产生光子触发雪崩电流的pn结的结构不同。如图2所示，一实施例中，在有源区110中设置有n型阱(简称NW)，n型阱内的衬底中例如掺杂有磷P或砷As。n型阱从衬底100上表面延伸到衬底100内，n型阱与周围的p型衬底构成了pn结。为了便于理解，以设置所述n型阱的一侧表面为衬底100的正面(即上表面)，而与该正面相对的一面为衬底100的背面(即下表面)。如图3所示，一实施例中，衬底100包括p型重掺杂的基底层(p+Sub)和p型轻掺杂的外延层(p Epi)，并且，在有源区110，在外延层中形成了p型阱(PW)和位于p型阱上的n型阱(NW)，该实施例中，n型阱与周围的p型衬底构成了pn结，而p型阱进一步限定了pn结的位置。本发明不限于此，本发明实施例的单光子雪崩二极管中，在有源区设置的用于产生光子触发雪崩电流的pn结可以采用本领域公开的各种具体结构。本发明实施例中的pn结的界面两侧形成有耗尽区，在反向偏置电压作用下，耗尽区变宽，在击穿电压之上工作时，在内部光电效应(当一种材料被光子撞击时，电子或另一种载流子的发射)的作用下，产生雪崩电流。以下以图3所示的pn结为例，对本发明实施例的单光子雪崩二极管作进一步说明。

本发明实施例的单光子雪崩二极管中，p型掺杂区110设置于有源区110的靠近隔离区120的边缘区域(有源区110的“边缘区域”指有源区110相对于上述pn结的区域更靠近隔离区120的区域)，p型掺杂区111沿衬底100的厚度方向纵向延伸，p型掺杂区111内的p型离子的浓度周围衬底区域中p型离子的浓度。利用p型掺杂区111，使隔离沟槽121处产生的缺陷不容易俘获用于产生雪崩电流的载流子，因而p型掺杂区111对隔离沟槽121处产生的缺陷起到了隔离作用，有助于降低暗计数率。p型掺杂区111例如沿隔离沟槽121从衬底100的上表面延伸到下表面，但不限于此，p型掺杂区111也可以仅设置在隔离沟槽121的部分深度范围内，例如可以从衬底100的上表面延伸到pn结以下的有源区110内而不延伸到衬底100的下表面，这种非贯穿的p型掺杂区111在单光子雪崩二极管的工作过程中，对隔离沟槽121界面的缺陷也可以起到了隔离作用，因而有助于降低暗计数率。

所述单光子雪崩二极管中，在p型掺杂区111的远离隔离沟槽121的一侧，有源区110在靠近隔离区120的边缘区域还设有沿衬底100的厚度方向纵向延伸的n型掺杂区112。n型掺杂区112例如沿隔离沟槽121从衬底100的上表面延伸到下表面，但不限于此，n型掺杂区112也可以仅设置在隔离沟槽121的部分深度范围内，例如可以从衬底100的上表面延伸到pn结以下的有源区110内而不延伸到衬底100的下表面。从在衬底100上的横向排布看，p型掺杂区111和n型掺杂区112设置在隔离沟槽121与用于产生光子触发雪崩电流的pn结之间，也即，p型掺杂区111和n型掺杂区112将隔离沟槽121和该pn结隔开。由于n型掺杂区112与p型掺杂区111的掺杂类型相反，且设置在p型掺杂区111与pn结之间，可以进一步对隔离沟槽121处产生的缺陷形成隔离，有助于进一步降低由于隔离沟槽121处产生的缺陷所导致的暗计数，从而有助于提升单光子二极管器件的性能。

本发明实施例中，使n型掺杂区112与所述pn结中的同种掺杂区电连接，n型掺杂区112还用于改善如图1所示的耗尽区收缩现象。具体的，如图2和图3，一些实施例中，n型掺杂区112与构成上述pn结的n型阱(NW)在有源区110内是非连接的，二者之间为p型的衬底区域。为了使n型掺杂区112和n型阱电连接，所述单光子雪崩二极管还包括设置于衬底100上方的电性互连结构200，电性互连结构200可以包括通过介质材料隔离的多层图形化的导电层以及导电插塞，所述导电层和导电插塞对一个或多个所述单光子雪崩二极管的各掺杂区、电路和输入/输出之间提供互连。此处可利用电性互连结构200电连接n型掺杂区112和上述用来构成pn结的n型阱。可选的，上述n型阱和n型掺杂区112的顶部可形成有用来与互连结构200接触且具有n型重掺杂(n+)的引出区。本发明不限于此，在另一些实施例中，n型掺杂区112与构成上述pn结的n型阱可以在有源区110内相互连接，即在有源区110内二者形成了电连接，此时在衬底100上方可设置也可以不设置将二者电性连接的电性互连组件。

图4是采用本发明实施例的单光子雪崩二极管耗尽区的仿真图。其中，位于p型衬底区域内的白色曲线表示在单光子雪崩二极管工作时pn结两侧产生的耗尽区边界。参照图4，结合图1，可以看出，通过在p型掺杂区111远离隔离区120一侧设置n型掺杂区112并使n型掺杂区112与有源区110内pn结中的同种掺杂区电连接，在工作时，耗尽区位于p型衬底区域的一侧边界被下拉，能够将因上述p型掺杂区111收缩的耗尽区拓宽，从而有助于提高光子吸收的效率和雪崩产生的概率，并且由于p型掺杂区111和n型掺杂区112对隔离沟槽处产生的缺陷能够起到了隔离作用，因而还能够降低单光子雪崩二极管的暗计数率。也就是说，本发明实施例的单光子雪崩二极管，可以兼具较低的暗计数率和较高的光子探测效率，因而具有较佳的探测性能。

为了更好的实施本发明实施例的上述方案，下面还提供一种单光子雪崩二极管的制作方法，可用于制作上述实施例描述的单光子雪崩二极管。在图中，为了方便说明，层和区域的厚度被放大，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括制造所得到的形状，比如制造引起的偏差。

图5是本发明实施例的单光子雪崩二极管的制作方法的流程示意图。参照图5，本发明实施例的单光子雪崩二极管的制作方法包括以下步骤：

步骤S1，提供一衬底，所述衬底包括有源区以及用于限定所述有源区的隔离区；

步骤S2，对所述衬底分别执行p型离子注入和n型离子注入，在所述有源区的靠近所述隔离区的边缘区域，分别形成沿远离所述隔离区的方向依次相邻设置且均沿所述衬底的厚度方向纵向延伸的p型掺杂区和n型掺杂区；

步骤S3，在所述有源区形成用于产生光子触发雪崩电流的pn结，并使所述n型掺杂区与所述pn结中的与所述n型掺杂区具有相同掺杂类型的掺杂区电连接。

图6A至图6F是采用本发明一实施例的单光子雪崩二极管的制作方法在制作过程中的剖面结构示意图。参照图6A至图6F，一实施例中，单光子雪崩二极管的制作包括以下过程：

首先，如图6A所示，提供一衬底100，衬底100包括有源区110以及用于限定有源区110的隔离区120，从所述隔离区120的衬底的正面形成有浅沟槽隔离(STI)，衬底100的上表面具有用于在离子注入时保护衬底表面的垫氧化层(未示出)；

接着，如图6B所示，在衬底100上形成用于执行p型离子注入的第一掩模图形(标记为MASK1)，例如为图形化的光刻胶层(PR)，所述第一掩模图形的开口露出隔离区120和与隔离区120相邻的部分有源区110；

然后，如图6C所示，利用第一掩模图形进行p型离子注入，例如分别从不同深度进行若干次p型离子注入，可通过注入能量的调整按一定浓度梯度由深到浅地注入p型掺杂物(如硼B或二氟化硼BF₂)，从而在有源区110的边缘区域以及隔离区120形成沿衬底100的厚度方向纵向延伸的p型离子掺杂区111′；

接着，如图6D所示，对作为第一掩模图形的图形化的光刻胶层进行扩宽操作(descum)，所形成的光刻胶层作为用于执行n型离子注入的第二掩模图形(标记为MASK2)，所述第二掩模图形的开口覆盖所述第一掩模图形MASK1的开口范围且开口边界扩大(即线宽增大)；

然后，如图6E所示，利用第二掩模图形进行n型离子注入，例如分别从不同深度进行若干次n型离子注入，可通过注入能量的调整按一定浓度梯度由深到浅地注入n型掺杂物(如磷P或砷As)，以在有源区110靠近隔离区120的边缘区域，形成沿远离隔离区120的方向依次相邻设置的p型掺杂区111和n型掺杂区112；

接着，如图6F所示，去除作为第二掩模图形的光刻胶层。

经过上述过程，完成了图5所示的步骤S1和步骤S2。其中，步骤S2中，利用扩宽操作来制作第二掩模图形，可以省去专门用来形成第二掩模图形的光罩工艺。此外，在利用第二掩模图形进行n型离子注入时，由于同时也在p型离子掺杂区注入了n型掺杂物，为了使n型离子注入结束后在p型离子掺杂区形成的p型掺杂区111的p型掺杂浓度满足要求，步骤S2中n型离子注入的浓度应小于p型离子注入的浓度。

上述步骤S2并不限于采用如图6A至图6F所示的制作过程中的方法执行。另一实施例中，第一掩模图形用于执行p型离子注入，第二掩模图形用于执行n型离子注入，以形成上述p型掺杂区111和n型掺杂区112，但是第二掩模图形的开口与第一掩模图形的开口不重叠。该实施例中，可以先利用第一掩模图形分别从不同深度进行若干次p型离子注入，在有源区110靠近隔离区120的边缘区域，形成p型掺杂区111，然后再利用第二掩模图形分别从不同深度进行若干次n型离子注入，在p型掺杂区111远离隔离区120的一侧，形成n型掺杂区112。但不限于此，又一实施例中，用于实施p型离子注入的第一掩模图形的部分开口区域与用于实施n型离子注入的第二掩模图形的部分开口区域重叠，该实施例中，首先利用第一掩模图形进行p型离子注入，形成p型离子掺杂区，然后利用第二掩模图形进行进行n型离子注入，形成n型离子掺杂区，并且，位于重叠区域之外的p型离子掺杂区可作为p型掺杂区111，而位于重叠区域之外的n型离子掺杂区可作为n型掺杂区112，此时，重叠区为p型掺杂区111和n型掺杂区112之间的间隙。上述实施例中，先执行p型离子注入的过程再执行n型离子注入的过程，但不限于此，也可以先执行n型离子注入的过程再执行p型离子注入的过程。

在完成上述步骤S1和步骤S2后，接着执行步骤S3，在有源区110形成用于产生光子触发雪崩电流的pn结，并使n型掺杂区112与所述pn结中的同种掺杂区电连接。所述pn结可采用如图2或图3所示的结构或者本领域公开的结构，构成pn结的离子注入区可通过进行相应的离子注入形成。在形成pn结的过程中，可使构成pn结的n型掺杂区(例如n型阱)与n型掺杂区112直接接触而电连接，但不限于此，二者也可以在有源区内相互未直接接触，而是在完成pn结的制作后，进一步在衬底100上方制作电性互连结构(参照图2和图3中的电性互连结构200)，并利用所述电性互连结构电连接n型掺杂区112与所述pn结的n型掺杂区域(例如n型阱)。

此外，在执行步骤S2之后，上述单光子雪崩二极管的制作方法还包括：从背面刻蚀隔离区120的衬底100，形成露出浅沟槽隔离(STI)的沟槽，然后在所述沟槽中填充隔离介质，形成与露出的所述浅沟槽隔离连接的深沟槽隔离(DTI)。所述浅沟槽隔离和深沟槽隔离可作为如图2和图3所示的隔离沟槽121。上述形成pn结和隔离沟槽121的方法可参考本领域公开的工艺，此处不再赘述。

本发明实施例描述的单光子雪崩二极管的制作方法，所形成的单光子雪崩二极管不仅具有较低的暗计数率，而且还具有较高的光子探测效率，因而探测性能较佳。进一步的，利用如图6A至6F所示的制作过程在衬底100中形成p型掺杂区111和n型掺杂区112，利用扩宽操作来制作第二掩模图形，可以省去专门用来形成第二掩模图形的光罩工艺，制作方便，且成本较低。

本发明实施例还涉及一种单光子雪崩二极管阵列，其包括阵列排布的多个单光子雪崩二极管，每个所述单光子雪崩二极管具备上述实施例所描述的特征，并且，相邻的单光子雪崩二极管之间可通过上述隔离沟槽121隔离。所述单光子雪崩二极管阵列中，各个单光子雪崩二极管的p型掺杂区111和n型掺杂区112对隔离沟槽处产生的缺陷起到了隔离作用，可以有效降低由于该缺陷引起的暗计数，并且，n型掺杂区112与有源区110内pn结中的同种掺杂区电连接，能够将因p型掺杂区111而收缩的耗尽区拓宽，有助于提高光子吸收的效率和雪崩产生的概率，从而在减少单光子雪崩二极管器件的暗计数率的同时，还不影响器件的光子探测效率，从而，所述单光子雪崩二极管阵列可实现优良的探测性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。