阅读说明：本技术 一种实现电磁屏蔽的sip封装方法 (SIP packaging method for realizing electromagnetic shielding ) 是由 姜显扬 陈木市 王德富 徐欣 于 2019-09-10 设计创作，主要内容包括：本发明公开了一种实现电磁屏蔽的SIP封装方法。传统采用表面金属化防辐射干扰,增加了模块连接的尺寸。本发明方法首先对SIP模块中的MCU芯片和Flash存储芯片的上下表面使用吸收材料进行全表面涂抹,形成屏蔽层,采用的吸收材料为石墨烯。采用上下叠层的封装方法,将MCU芯片和Flash存储芯片采用SPI总线连接,进行相互通信。然后通过正向键合方式将MCU芯片与基板连接,通过反向键合方式将Flash存储芯片与基板连接。本发明方法可以有效吸收电磁波,减少渗透到芯片中的电磁场,进而提高信号的传输质量以及减少EMI问题。引线采用反向的方式键合,能够有效减少堆叠封装的高度。(The invention discloses an SIP packaging method for realizing electromagnetic shielding. The traditional adoption surface metallization is protected against radiation and is disturbed, has increased the size that the module is connected. The method comprises the steps of firstly, coating the upper surface and the lower surface of an MCU chip and a Flash memory chip in an SIP module on the whole surface by using an absorbing material to form a shielding layer, wherein the absorbing material is graphene. And an upper and lower laminated packaging method is adopted, and the MCU chip and the Flash memory chip are connected by an SPI bus to carry out mutual communication. And then the MCU chip is connected with the substrate in a forward bonding mode, and the Flash memory chip is connected with the substrate in a reverse bonding mode. The method can effectively absorb electromagnetic waves, reduce the electromagnetic field penetrating into the chip, further improve the transmission quality of signals and reduce the EMI problem. The leads are bonded in a reverse mode, and the height of the stacked package can be effectively reduced.)

一种实现电磁屏蔽的SIP封装方法

技术领域

本发明属于芯片技术领域，具体是芯片封装技术领域，涉及一种实现电磁屏蔽的SIP封装方法。

背景技术

随着二维集成电路集成度的进一步提升，半导体行业正在接近晶体管的扩展的瓶颈，三维(3D)集成技术被视为一种有前途的解决方案，可以扩展摩尔定律，用于下一代半导体技术。芯片叠层封装是一种三维的封转技术，可以将处理器、存储芯片及加密芯片等功能芯片集成在一个封装内，实现一个完整的功能，使得集成电路继续向小型化、高性能、高集成化以及低成本发展。

但是，新的应用对于集成产品的电气特性、紧凑结构和系统可靠性提出了新的要求。由于三维封装是由半导体材料、金属材料、绝缘材料等异质材料组成，导致封装内部的电磁环境相当恶劣。此外，由于外部复杂电磁环境将引起封装芯片中的电磁干扰(EMI)。所以如何克服3D集成电路封装的内外干扰成为重点研究方向之一。

传统解决外部辐射的方法是对SIP(System In a Package，系统级封装)模块产品的表面进行金属化，此方案虽然在一定程度上减缓了外部电磁环境对SIP内部芯片的辐射干扰，但是增加了PCB板与SIP模块连接的尺寸，不利于产品最后的小型化趋势。因此，在SIP模块内部进行电磁屏蔽显得极其重要。

发明内容

本发明的目的就是提供一种实现电磁屏蔽的SIP封装方法，利用该方法可以克服外部复杂的电磁环境引起的EMI给芯片带来的危害，从而提高了芯片的工作效率。

本发明具体方法如下：

首先对SIP模块中的MCU芯片和Flash存储芯片的上下表面使用吸收材料进行全表面涂抹，形成屏蔽层，MCU芯片和Flash存储芯片的边缘引脚处不进行涂抹。所述屏蔽层为薄涂层结构，厚度为25～100μm，采用的吸收材料为石墨烯。石墨烯为一种碳系填料，其具有低密度、高强度、耐高温、耐化学腐蚀、低热膨胀系数等优点。石墨烯是理想的二维结构并且有着良好的电导特性，因此具有优越的电磁干扰屏蔽性能。

采用上下叠层的封装方法：由于Flash存储芯片比MCU芯片小，因此Flash存储芯片在上面，MCU在下面，通过引线键合堆叠，将其相应引脚互连，有效节省封装空间尺寸。具体是：

涂抹的吸收材料干燥后，将MCU芯片置于Flash存储芯片下方，并在MCU芯片和Flash存储芯片之间涂抹粘结剂，然后将MCU芯片和Flash存储芯片采用SPI总线连接，进行相互通信。

将连接后的MCU芯片和Flash存储芯片置于基板上；通过正向键合方式将MCU芯片与基板连接，引线从MCU芯片键合到基板；通过反向键合方式将Flash存储芯片与基板连接，引线从基板键合到Flash储存芯片，使得Flash存储芯片上形成的环较低，而基板上形成的环较高。通过这样的引线键合方式，能够有效减少堆叠封装的高度。

外界电磁波传播到吸收材料时，构成屏蔽层的石墨烯材料会对其进行吸收反射，使得电磁波干扰减弱。当部分电磁波穿过吸收材料时候，由于芯片上下表面都附着了石墨烯材料，形成了屏蔽体，使得电磁波在屏蔽体内部经过多次反射衰弱。最后到达屏蔽电磁干扰的效果。

本发明组成一个高存储的芯片系统，有效克服MCU芯片不能满足数据存储空间不足的情况，通过引线键合堆叠芯片，能够有效节省封装空间尺寸，在芯片之间增加一层粘结剂有助于改善芯片之间的柔韧性，提高芯片间的冲击强度，吸收材料比电磁屏蔽材料更可靠，并且吸收材料具有低密度和耐高温的特点，可以有效吸收电磁波，减少渗透到芯片中的电磁场，进而提高信号的传输质量以及减少EMI问题。引线采用反向的方式键合，能够有效减少堆叠封装的高度。

附图说明

图1为本发明芯片系统的内部封装示意图。

具体实施方式

为了能够更好的说明本发明的工作方式，以下结合具体的附图对本发明进行具有完整性与清晰性的详细说明。

一种实现电磁屏蔽的SIP封装方法，具体如下：

如图1所示，本发明硬件包括一块高容量的Flash存储芯片1和一片MCU芯片2，以及基板3，组成一个高存储的芯片系统，有效克服MCU芯片不能满足数据存储空间不足的情况。

首先使用吸收材料对Flash存储芯片1和MCU芯片2的上下表面进行全表面涂抹，形成屏蔽层4。Flash存储芯片1的边缘引脚1-1处、MCU芯片2的边缘引脚2-1处不进行涂抹。屏蔽层4厚度为25～100μm(本实施例采用50μm)，采用的吸收材料为石墨烯，石墨烯是理想的二维结构并且有着良好的电导特性，因此具有优越的电磁干扰屏蔽性能，可有效吸收反射电磁波，降低EMI，比电磁屏蔽材料更可靠，而且吸收材料具有低密度、高强度、耐高温、耐化学腐蚀、低热膨胀系数等优点。

根据吸收材料的各种结构，选择屏蔽层4结构作为屏蔽，能够将大量减少不必要的占用空间。吸收材料平面作为屏蔽层可以有效吸收电磁波，减少渗透到芯片中的电磁场，进而提高信号的传输质量以及减少EMI问题。吸收材料涂层的尺寸和覆盖范围可以自由定义。

将MCU芯片2置于Flash存储芯片1下方，在MCU芯片和Flash存储芯片之间通过粘结层5粘结，有助于改善芯片之间的柔韧性，提高芯片间的冲击强度。MCU芯片和Flash存储芯片间采用SPI总线连接的通信方式(图中未给出)。

将连接后的MCU芯片和Flash存储芯片置于基板3上；通过正向键合方式连接MCU芯片2与基板3，引线从MCU芯片边缘引脚2-1键合到基板引脚3-1；通过反向键合方式连接Flash存储芯片1与基板3，引线从基板引脚3-1键合到Flash储存芯片边缘引脚1-1，使得Flash存储芯片上形成的环较低，而基板上形成的环较高。通过这样的引线键合方式，能够有效减少堆叠封装的高度。