阅读说明：本技术 一种抑制参考杂散的注入锁定时钟倍频器 (Injection locking clock frequency multiplier for suppressing reference stray ) 是由 徐荣金 叶大蔚 史传进 于 2019-10-26 设计创作，主要内容包括：本发明属于集成电路技术领域,具体为一种抑制参考杂散的注入锁定时钟倍频器。本发明包括：频率锁定单元、相位锁定单元、延时校正单元、注入脉冲产生电路、注入锁定数控振荡器和时钟与快照产生电路；频率锁定单元用于控制输出时钟信号的频率；相位锁定单元用于锁定输出时钟信号的频率和相位；延时校正单元用于降低相位误差路径上的延时；注入锁定数控振荡器用于产生输出高频时钟信号；时钟与快照产生电路用于将振荡器的高频时钟信号转换成低频率的快照信号。本发明由参考时钟信号生成脉冲信号,通过向振荡器中注入该稳定的低频脉冲信号,相位锁定和延时校正,使振荡器锁定在目标频率,输出时钟信号具有较低的相位噪声和参考杂散。(The invention belongs to the technical field of integrated circuits, and particularly relates to an injection locking clock frequency multiplier for inhibiting reference stray. The invention comprises the following steps: the device comprises a frequency locking unit, a phase locking unit, a delay correction unit, an injection pulse generation circuit, an injection locking digital controlled oscillator and a clock and snapshot generation circuit; the frequency locking unit is used for controlling the frequency of the output clock signal; the phase locking unit is used for locking the frequency and the phase of the output clock signal; the delay correction unit is used for reducing the delay on the phase error path; injecting a locked digital controlled oscillator for generating an output high frequency clock signal; the clock and snapshot generating circuit is used for converting a high-frequency clock signal of the oscillator into a low-frequency snapshot signal. The invention generates a pulse signal by a reference clock signal, and the oscillator is locked at a target frequency by injecting the stable low-frequency pulse signal into the oscillator, phase locking and delay correction, and the output clock signal has lower phase noise and reference stray.)

一种抑制参考杂散的注入锁定时钟倍频器

技术领域

本发明属于集成电路设计技术领域，具体涉及注入锁定时钟倍频器。

背景技术

时钟产生电路广泛应用于各种电路系统中。注入锁定时钟倍频器（Injection-Locked Clock Multiplier, ILCM）是一种时钟产生电路，通过向振荡器中注入清洁稳定的低频脉冲信号，它可以锁定在该低频信号的倍频处，并且抑制振荡器低频部分的相位噪声，可以在简单的系统复杂度，低功耗低成本的设计下，实现极佳的抖动/相位噪声性能。ILCM的输出信号可以锁定在低频脉冲信号的整数倍频率，因此需要辅助的频率控制环路保证其锁定在目标频率。在ILCM中，振荡器的自由振荡频率和目标频率之间存在误差，注入脉冲信号的时刻，注入锁定时钟倍频器的输出会发生相位的突变，在时域表现为确定性抖动，在频域表现为参考杂散，限制了ILCM在很多场景下的应用。由于振荡器的自由振荡频率和目标频率之间的误差对工艺、电源电压和温度（PVT）的变化非常敏感，注入锁定时钟倍频器的性能也极易受到PVT的影响而恶化。为了解决上述频率误差引起的问题，辅助的频率控制环路需要准确锁定振荡器的频率。现有技术通常通过相位锁定来实现频率锁定，即检测输出信号与输入参考时钟信号的相位误差，由负反馈环路将振荡器的频率调整至目标频率。若相位锁定环路中的反馈信号为分频后信号，误差检测电路工作在参考时钟频率，系统带内噪声较大；若环路中使用了亚采样鉴频器，可以降低系统带内噪声，但误差检测电路需要处理高频率的振荡器输出信号，通常高达数吉赫兹以上，设计难度较高。另一方面，辅助频率控制环路中不同信号路径之间可能有延时误差，也会导致注入时刻的相位突变，恶化性能。

为了解决注入锁定时钟倍频器中频率误差引入的抖动/参考杂散问题，优化系统性能，扩展注入锁定时钟倍频器的应用场景，降低误差检测电路的设计难度，提高系统工作效率，相关领域技术人员希望设计出能够准确的频率控制环路，同时避免该控制环路引入额外的延时误差。

发明内容

本发明的目的在于提供一种能够抑制参考杂散的注入锁定时钟倍频器，用于产生参考时钟的倍频时钟，并提供一种控制方法，通过控制振荡器频率和校正信号路径的延时，实现输出时钟信号频率和相位的准确锁定，抑制参考杂散。

本发明提供的注入锁定时钟倍频器，至少包括：

频率锁定单元，用于比较输出时钟输出时钟频率和频率控制字，初步控制输出时钟信号的频率；

相位锁定单元，用于比较不同延时的输出相位信号，准确锁定输出时钟信号的频率和相位，抑制参考杂散；

延时校正单元，用于降低注入锁定数控振荡器输出到相位锁定单元，不同信号路径上的延时误差；

注入脉冲产生电路，用于从参考时钟中产生脉冲信号，并注入至注入锁定数控振荡器，抑制振荡器的低频噪声；

注入锁定数控振荡器，用于产生输出高频时钟信号；

时钟与快照产生电路，用于将振荡器的高频时钟信号转换成低频率的快照信号，并且产生系统所需的时钟与控制信号。

本发明中，所述频率锁定单元产生频率误差控制字，用于调整振荡器频率控制字，并且在频率误差控制字连续若干周期小于设定值时，频率锁定标志信号有效。所述频率锁定单元至少包括：计数器，每个输出时钟周期累加1，频率计数复位信号有效后复位，用于计数每参考周期内输出时钟的周期数；减法器，由误差检测时钟触发，用于求取频率控制字与输出时钟频率计数的误差；积分器，由误差检测时钟触发，用于累积频率误差，并为频率控制环路提供一个一阶极点；增益控制，用于将积分器输出的累积频率误差与设定增益系数相乘，控制环路增益。

本发明中，所述相位锁定单元检测其输入的两个相位信号之间的相位差，至少包括：时间放大器，用于放大两个输入信号的相位误差；鉴相器，用于判定两个输入信号的相位关系；积分器，由误差检测时钟触发，用于累积鉴相器输出的相位位差，为相位控制环路提供一个一阶极点；增益控制，用于将积分器输出的累积相位误差与设定增益系数相乘，控制环路增益。

本发明中，所述延时校正单元调整两个相位信号之间的延时关系，使得在没有注入脉冲信号时，输入相位锁定单元的两个相位信号对齐，即二者相位误差为0。这意味着注入脉冲信号有效时，相位锁定单元检测到的相位误差由注入脉冲引入，从而消除信号路径上的其他延时误差。所述延时校正单元至少包括：积分器，由延时校正时钟触发，用于累积鉴相器输出的相位误差，为延时控制环路提供一个一阶极点；数控延时链A和数控延时链B，用于根据延时控制字，将输入信号延时指定的时间；其中数控延时链A的延时控制字A为积分器的输出，数控延时链B的延时控制字B固定为0。

本发明中，所述注入锁定数控振荡器，是一个环形振荡器，包括若干个延时单元，其中输出级延时单元为注入单元，其他为普通单元；输出频率由数字控制字控制；注入单元，由两组三态反相器组成，在注入脉冲有效时，其中一组三态反相器有效，直接输出指定电压，如电源电压或地；否则，另一组三态反相器有效，输出为输入的延时。

本发明中，所述时钟与快照产生电路，至少包括：时钟产生电路，产生系统工作所需要的误差检测时钟，频率计数复位信号，延时校正时钟，以及快照电路的控制信号；两个快照电路，在控制信号有效后，输入信号的变化沿到来后，输出一个变化沿，如输入信号上升沿到来后，输出一个上升沿，实现输入信号频率到控制信号频率的转化，其输出信号代表输入信号的相位信息。

本发明提供的能够抑制参考杂散的注入锁定时钟倍频器，由参考时钟信号生成脉冲信号，通过向振荡器中注入该清洁稳定的低频脉冲信号，相位锁定和延时校正，使振荡器锁定在目标频率，输出时钟信号具有较低的相位噪声和参考杂散。

本发明提供的能够抑制参考杂散的注入锁定时钟倍频器，其控制原理为，当环形振荡器在特定频率振荡时，其内部各个延时单元输出之间的相位关系是固定的。若振荡器的自由振荡频率为目标频率，即参考时钟的倍频，注入脉冲信号有效时，振荡器输出时钟信号没有相位和频率都不会发生突变；若振荡器的自由振荡频率和目标频率之间存在误差，注入脉冲信号导致振荡器输出时钟信号发生相位突变。本发明通过检测该突变，并调整振荡器频率，可以准确控制振荡器的自由振荡频率，实现相位和频率的锁定。由于该控制方法降低了振荡器的频率误差，由其引入的参考杂散也受到了抑制。

本发明提供的注入锁定时钟倍频器，其抑制参考杂散的方法至少包括如下部分：

（1）系统启动时，注入脉冲信号默认关闭；

（2）使用快照电路将振荡器输出的高频信号转换到低频，再进行误差检测；

（3）每个参考周期，参考时钟的上升沿和下降沿后，均检测振荡器两个不同相位信号之间的相位误差；

（4）延时校正：在参考时钟的下降沿之后，根据检测到的相位误差，调整振荡器两个不同相位信号路径上的延时，使二者相位差为0；

（5）频率锁定：

（A）粗锁定：频率锁定环路控制输出时钟信号的频率接近目标频率，注入脉冲信号开始有效，关闭频率粗锁定环路；

（B）细锁定：注入脉冲信号开始有效后，在参考时钟的上升沿之后，根据检测到的相位误差，控制输出时钟信号频率，使其达到频率与相位准确锁定；

（6）若频率控制字改变，关闭注入脉冲信号，重新开启频率粗锁定环路。

本发明提供的注入锁定时钟倍频器，采用的控制方法中，被检测的振荡器两个不同相位信号，一个是注入单元的输出信号，另一个是普通单元的输出信号。

附图说明

图1为本发明实施例的顶层结构框图。

图2为本发明实施例提供的一种频率锁定单元结构框图。

图3为本发明实施例提供的频率锁定单元时序图。

图4为本发明实施例提供的一种相位锁定单元结构框图。

图5为本发明实施例提供的相位锁定单元时序图。

图6为本发明实施例提供的一种延时校正单元结构框图。

图7为本发明实施例提供的延时校正单元时序图。

图8为本发明实施例提供的一种时钟与快照电路结构框图。

图9为本发明实施例提供的一种时钟与快照电路时序图。

图10为本发明实施例提供的一种注入锁定振荡器结构框图。

图11为本发明实施例提供的一种注入单元电路图。

图12为本发明实施例提供的一种注入时序图。

图13为本发明实施例提供的一种注入脉冲产生电路图。

图14为本发明实施例提供的一种控制方法流程图。

具体实施方式

下面通过一个具体实施例进一步详细描述本发明。在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。

图1是本发明实施例的顶层结构框图，包括频率锁定单元（100)，用于比较输出时钟输出时钟频率和频率控制字，得到频率误差控制字，用于调整振荡器频率控制字；相位锁定单元（200），用于比较不同延时的输出相位信号，输出信号中，相位误差控制字用于调整振荡器频率控制字，相位误差用于演示校正；延时校正单元（300），根据相位误差，调整不同信号路径上的延时，即在关闭注入脉冲信号时，延时的输出相位A信号的快照和延时的输出相位B信号的快照对齐，二者相位误差为0；注入脉冲产生电路(400)，用于从参考时钟中产生注入脉冲信号，并注入至注入锁定数控振荡器，抑制振荡器的低频噪声；注入锁定数控振荡器（500），用于产生输出时钟信号，输出相位A信号和输出相位B信号；时钟与快照产生电路（600），用于将振荡器的高频时钟信号，转换成低频率的快照信号，输出相位A信号的快照和输出相位B信号的快照，并且产生系统所需的时钟与控制信号。

图2是本发明实施例提供的一种频率锁定单元结构框图，包括计数器（101），每个输出时钟周期累加1，频率计数复位信号有效后复位，用于计数每参考周期内输出时钟的周期数；减法器（102），由误差检测时钟触发，用于求取频率控制字与输出时钟频率计数的误差；积分器（103），由误差检测时钟触发，用于累积频率误差，并为频率控制环路提供一个一阶极点；增益控制（104），用于将积分器输出的累积频率误差与设定增益系数相乘，控制环路增益，得到频率误差控制字。图3是本发明实施例提供的频率锁定单元时序图。

图4是本发明实施例提供的一种相位锁定单元结构框图，用于检测其输入的两个相位信号之间的相位差，包括：时间放大器（201），用于放大两个输入信号的相位误差；鉴相器（202），用于判定两个输入信号的相位关系；积分器（203），由误差检测时钟触发，用于累积鉴相器输出的相位位差，为相位控制环路提供一个一阶极点；增益控制（204），用于将积分器输出的累积相位误差与设定增益系数相乘，得到相位误差控制字，控制环路增益。相位锁定单元在一个参考时钟周期内检测两次输出信号的相位误差，包括：在参考时钟上升沿之后，检测注入脉冲信号有效时，振荡器两个相位信号之间的相位关系；在在参考时钟下降沿之后，检测注入脉冲信号关闭时，振荡器两个相位信号之间的相位关系。前者为频率误差累积而成的相位误差，后者为信号路径上的其他延时误差。因为二者的检测采用的是用一个鉴相器，因此误差检测不受鉴相器失调的影响。图5是本发明实施例提供的相位锁定单元时序图。

图6是本发明实施例提供的一种延时校正单元结构框图，包括：积分器（301），由延时校正时钟触发，用于累积鉴相器输出的相位误差，为延时控制环路提供一个一阶极点；数控延时链A（302）和数控延时链B（303），用于根据延时控制字，将输入信号延时指定的时间；其中数控延时链A（302）的延时控制字A为积分器的输出，数控延时链B（303）的延时控制字B固定为0。延时校正单元用于调整两个相位信号之间的延时关系，使得在没有注入脉冲信号时，输入相位锁定单元的两个相位信号对齐，即二者相位误差为0。这意味着注入脉冲信号有效时，相位锁定单元检测到的相位误差由注入脉冲引入，从而消除信号路径上的其他延时误差。图7是实施例提供的延时校正单元时序图。

图8是本发明实施例提供的一种时钟与快照电路结构框图，包括：时钟产生电路（602），产生系统工作所需要的误差检测时钟，频率计数复位信号，延时校正时钟，以及快照电路的控制信号；两个快照电路，快照电路A（601）和快照电路B（603）。在控制信号有效后，输入信号的变化沿到来后，输出一个变化沿，如输入信号上升沿到来后，输出一个上升沿，实现输入信号频率到控制信号频率的转化，其输出信号代表输入信号的相位信息。本电路还提供系统工作需要的误差检测时钟，频率计数复位信号，延时校正信号。图9是本发明实施例提供的一种时钟与快照电路时序图，在参考时钟上升沿到来后，频率计数复位信号有效，延时一定时间后输出关闭，误差检测时钟输出一个上升沿，延时校正时钟输出一个下降沿，快照电路A输出一个上升沿，一定延时后再输出一个下降沿，得到输出相位A信号的快照，快照电路B输出一个上升沿，一定延时后再输出一个下降沿，得到输出相位B信号的快照；在参考时钟下降沿到来后，误差检测时钟输出一个下降沿，延时校正时钟输出一个上升沿，快照电路A输出一个上升沿，一定延时后再输出一个下降沿，得到输出相位A信号的快照，快照电路B输出一个上升沿，一定延时后再输出一个下降沿，得到输出相位B信号的快照。这样，输出相位B信号的快照和输出相位B信号的快照反映了原信号的相位关系，频率技术复位信号用于频率锁定单元的计数器复位，误差检测时钟用于相位锁定，延时校正时钟用于延时校正。

图10是本发明实施例提供的一种注入锁定振荡器结构框图，是一个环形振荡器，包括3个延时单元，即普通单元（501）和（502），注入单元（503）；输出频率由数字控制字控制。图11是发明实施例提供的一种注入单元电路图，由两组三态反相器组成，在注入脉冲有效时，其中一组三态反相器有效，直接输出指定电压，如电源电压或地；否则，另一组三态反相器有效，输出为输入的延时。图12是本发明实施例提供的一种注入时序图，在输入脉冲信号为低时，相位A信号超前于相位B信号，二者相位关系在一定频率下固定；在输入脉冲信号为高时，相位B信号上升沿与注入脉冲信号上升沿对齐，可能存在相位突变：若振荡器自由振荡频率低于预期频率，注入脉冲信号造成相位B信号相对超前；若振荡器自由振荡频率高于预期频率，注入脉冲信号造成相位B信号相对滞后。

图13是本发明实施例提供的一种注入脉冲产生电路图，可以在参考时钟信号的上升沿之后产生一个窄的脉冲，脉冲的宽度由***延时的大小决定。

图14是本发明实施例提供的一种控制方法流程图：

（1）系统启动时，注入脉冲信号默认关闭；

（2）使用快照电路将振荡器输出的高频信号转换到低频，再进行误差检测；

（3）每个参考周期，参考时钟的上升沿和下降沿后，均检测振荡器两个不同相位信号之间的相位误差；

（4）延时校正：在参考时钟的下降沿之后，根据检测到的相位误差，调整振荡器两个不同相位信号路径上的延时，使二者相位差为0；

（5）频率锁定：

（A）粗锁定：频率锁定环路控制输出时钟信号的频率接近目标频率，注入脉冲信号开始有效，关闭频率粗锁定环路；

（B）细锁定：注入脉冲信号开始有效后，在参考时钟的上升沿之后，根据检测到的相位误差，控制输出时钟信号频率，使其达到频率与相位准确锁定；

（6）若频率控制字改变，关闭注入脉冲信号，重新开启频率粗锁定环路。

以上通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。