阅读说明：本技术 芯片电阻器 (Chip resistor ) 是由 伊泽孝彦 神田一宏 斋藤弘志 森野贵 于 2018-07-10 设计创作，主要内容包括：提供一种能够抑制在安装用焊料层与芯片电阻器的接合部分产生裂缝的芯片电阻器。本公开的芯片电阻器具备：绝缘基板(11)；一对上表面电极(12),被设置于绝缘基板(11)的一面的两端部；和电阻体(13),被设置于绝缘基板(11)的一面,并且连接于一对上表面电极(12)之间。并且,具备：一对端面电极(15),被设置于绝缘基板(11)的两端面以使得与一对上表面电极(12)电连接；和镀层(16),形成于一对上表面电极(12)的一部分与一对端面电极(15)的表面。在绝缘基板(11)的与一面对置的另一面设置由树脂构成的绝缘膜(17)。这里,将绝缘膜(17)的厚度设为30μm以上。(Provided is a chip resistor wherein cracks can be prevented from occurring at the joint between a mounting solder layer and the chip resistor. The chip resistor of the present disclosure includes: an insulating substrate (11); a pair of upper surface electrodes (12) provided at both ends of one surface of the insulating substrate (11); and a resistor (13) which is provided on one surface of the insulating substrate (11) and is connected between the pair of upper surface electrodes (12). Further, the apparatus comprises: a pair of end face electrodes (15) provided on both end faces of the insulating substrate (11) so as to be electrically connected to the pair of upper face electrodes (12); and a plating layer (16) formed on a part of the pair of upper surface electrodes (12) and the surfaces of the pair of end surface electrodes (15). An insulating film (17) made of resin is provided on the other surface of the insulating substrate (11) facing the one surface. Here, the thickness of the insulating film (17) is set to 30 μm or more.)

芯片电阻器

技术领域

本公开涉及用于各种电子设备的小型的芯片电阻器。

背景技术

以往的这种芯片电阻器10如图5所示，具备：绝缘基板1；一对上表面电极2，被设置于该绝缘基板1的上表面的两端部；一对背面电极2a，被设置于绝缘基板1的背面的两端部；和电阻体3，被设置于绝缘基板1的上表面，并且被连接于一对上表面电极2之间。并且，具备：保护膜4，被设置为至少覆盖电阻体3；一对端面电极5，被设置于绝缘基板1的两端面以使得与一对上表面电极2电连接；和镀层6，形成于上表面电极2的一部分与一对端面电极5的表面。

此外，将设置于安装基板7的焊盘8与镀层6经由安装用焊料层9来连接，将芯片电阻器10安装于安装基板7。

另外，作为本申请的发明所涉及的在先技术文献信息，例如已知专利文献1。

在先技术文献

专利文献

专利文献1：JP特开2013-175523号公报

发明内容

在上述现有的芯片电阻器中，由于反复向芯片电阻器10的通电，在安装用焊料层9与芯片电阻器10的接合部分产生热应力，可能在该接合部产生裂缝。

即，由于绝缘基板1的热膨胀率与安装基板7的热膨胀率较大不同，因此基于温度变化的应力集中于安装用焊料层9，在安装用焊料层9与芯片电阻器10的接合部分容易产生热应力。

并且，若在接合部分产生裂缝，则芯片电阻器10与安装用焊料层9的接合变得不充分，有可能无法得到芯片电阻器的主体的特性。

本公开解决上述现有的课题，其目的在于，提供一种能够抑制在安装用焊料层与芯片电阻器的接合部分产生裂缝的芯片电阻器。

本公开所涉及的芯片电阻器具有以下的结构。

即，第1方式所涉及的芯片电阻器具备：绝缘基板、一对上表面电极、电阻体、一对端面电极、镀层和绝缘膜。一对上表面电极被设置于绝缘基板的一面的两端部。电阻体被设置于绝缘基板的一面，并且被设置于一对上表面电极之间以使得与一对上表面电极电连接。一对端面电极被设置于绝缘基板的两端面以使得与一对上表面电极电连接。镀层形成于一对上表面电极的一部分与一对端面电极的表面。绝缘膜由树脂构成，被设置于绝缘基板的与一面对置的另一面。

第2方式所涉及的芯片电阻器在第1方式中，在绝缘基板的另一面的两端部设置一对背面电极，在绝缘基板与一对背面电极之间配置绝缘膜。

第3方式所涉及的芯片电阻器在第1方式中，将绝缘膜的厚度设为绝缘基板的厚度的3/10以下。

第4方式所涉及的芯片电阻器在第1方式中，将绝缘膜的厚度设为30μm以上。

第5方式所涉及的芯片电阻器在第1方式中，相对于绝缘基板的整体的长度，将绝缘膜的长度设为其1/4以上。

本公开的芯片电阻器在绝缘基板的另一面设置由树脂构成的绝缘膜，将绝缘膜的厚度设为30μm以上。因此，具有柔软性的绝缘膜在绝缘基板与安装用焊料层之间以较厚的厚度而被配置。由此，能够使在安装用焊料层与芯片电阻器的接合部分产生的热应力缓和。因此，能够抑制在安装用焊料层与芯片电阻器的接合部分产生裂缝。

附图说明

图1是本公开的一实施方式中的芯片电阻器的剖视图。

图2是表示该芯片电阻器的绝缘膜的厚度与应力的关系的图。

图3是表示未形成绝缘膜的长度相对于该芯片电阻器的绝缘基板的长度与应力的关系的图。

图4是该芯片电阻器的主要部分的底视图。

图5是现有的芯片电阻器的剖视图。

具体实施方式

以下，参照附图来对本公开的一实施方式中的芯片电阻器进行说明。

图1是本公开的一实施方式中的芯片电阻器的剖视图。

本公开的一实施方式中的芯片电阻器21设为图1所示的结构。即，芯片电阻器21设为具备绝缘基板11、一对上表面电极12、一对背面电极12a、电阻体13、保护膜14、一对端面电极15、镀层16、绝缘膜17的结构。一对上表面电极12被设置于绝缘基板11的一面(上表面)的两端部。一对背面电极12a被设置于绝缘基板11的与一面对置的另一面(背面)的两端部。电阻体13被设置于绝缘基板11的上表面，并且连接于一对上表面电极12之间。保护膜14被设置为至少覆盖电阻体13。一对端面电极15被设置于绝缘基板11的两端面以使得与一对上表面电极12电连接。镀层16形成于一对上表面电极12的一部分和一对端面电极15的表面。绝缘膜17由树脂构成，被设置于绝缘基板11的背面整面。

在上述结构中，绝缘基板11由含有96％的Al₂O₃的氧化铝构成，其形状为矩形形状(俯视下为长方形)。

此外，一对上表面电极12被设置于绝缘基板11上表面的两端部，通过对包含铜的厚膜材料进行印刷、烧制而形成。另外，也可以在一对上表面电极12的各个上表面设置再上表面电极(未图示)。此外，如图1所示，也可以在绝缘基板11的背面的两端部形成一对背面电极12a。

进一步地，电阻体13通过在绝缘基板11的上表面，在一对上表面电极12之间，对包含铜镍、银钯或者氧化钌的厚膜材料进行印刷后进行烧制，或者使用溅射等薄膜工序来将铜镍在绝缘基板11的几乎整面形成薄膜导体之后，使用光刻工序来去除薄膜导体的不要部分从而形成。

另外，也可以在电阻体13设置电阻值调整用的修整槽(以下，未图示)，也可以将电阻体13的形状设为蜿蜒状。

并且，保护膜14被设置为覆盖一对上表面电极12的一部分和电阻体13。

此外，一对端面电极15被设置于绝缘基板11的两端面，通过印刷包含Ag和树脂的材料而形成，以使得与从保护膜14露出的一对上表面电极12的上表面电连接。另外，也可以通过溅射金属材料来形成。此外，在形成一对背面电极12a的情况下，一对端面电极15与一对背面电极12a连接。

进一步地，在该一对端面电极15的表面，形成包含Ni镀层、Sn镀层的镀层16。此时，镀层16与保护膜14相接。另外，也可以在Ni镀层的下层存在Cu镀层。

进一步地，绝缘膜17由树脂构成，被设置于绝缘基板11的背面的长度方向的整面。这里，所谓长度方向，是指与一对上表面电极12之间的电流流过的方向平行的方向(X方向)。

该绝缘膜17是将树脂印刷于绝缘基板11的与上表面对置的下表面(背面)之后，使其干燥/固化而形成。固化后的绝缘膜17的厚度是30μm～80μm。

作为构成绝缘膜17的树脂，能够使用环氧树脂、酚醛树脂、硅酮树脂、聚酰亚胺树脂的任意材料。

在形成一对背面电极12a的情况下，一对背面电极12a形成于绝缘膜17的下表面，绝缘膜17的至少一部分位于绝缘基板11与一对背面电极12a之间。

接下来，对上述芯片电阻器21的安装构造进行说明。

如图1所示，芯片电阻器21通过将设置于安装基板18的焊盘19与镀层16经由安装用焊料层(焊料焊脚)20连接，从而被安装于安装基板18。

安装基板18由玻璃环氧构成，焊盘19在安装基板18镀敷铜而形成。安装用焊料层20为了使芯片电阻器与安装基板18的焊盘19连接而被设置，由锡等的材料构成，并且，与位于绝缘基板11的两端面以及下表面的一对镀层16连接。

这里，图2中表示对绝缘膜17的厚度与应力的关系进行表示的图。

另外，应力是对在安装用焊料层20与芯片电阻器21的接合部分(绝缘基板11的背面两端部附近)产生的热应力进行测定的结果，表示将绝缘膜17的膜厚为零(没有绝缘膜)的情况设为1时的比例。

根据图2可知，若将绝缘膜17的厚度设为30μm以上，则相比于没有绝缘膜17的情况，应力为85％以下，能够减少在安装用焊料层20与芯片电阻器21的接合部分产生的裂缝产生的可能性。

根据图2也可知，若将绝缘膜17的厚度设为30μm以上，则应力高于80％且几乎一定，因此将应力为85％以下的情况判定为优良。

绝缘膜17的厚度的上限考虑来自用户的芯片电阻器21整体的厚度的期望、操作性来决定即可，例如被设为80μm，但不会超过绝缘基板11的厚度。

这里，由于绝缘膜17的存在，在电阻体13产生的热难以被散热，特别地，若绝缘基板11的厚度较薄则热容量较小且难以被散热，芯片电阻器21整体的温度变得非常高，在与安装用焊料层20的接合部分产生的热应力变大。

另外，一般地，0201尺寸的芯片电阻器的厚度为100μm左右，随着今后的小型化的发展，认为绝缘基板11的厚度为100μm以下。并且，在绝缘基板11的厚度为100μm以下的情况下，若不将绝缘膜17的厚度设为30μm以下的薄度，则电阻体13中产生的热不被散热，热应力变大，并且不能维持额定功率。

即，需要将绝缘膜17的厚度设为绝缘基板11的厚度的3/10以下。

图3是表示未形成绝缘膜17的长度相对于绝缘基板11的长度与应力的关系的图。

另外，应力与图2同样地，表示将没有绝缘膜17的情况设为1时的比例，将绝缘膜17的厚度固定为30μm，使绝缘膜17的长度变化。

此时，如图4所示，必须残留位于绝缘基板11的背面两端部的部分，从中央部分的绝缘膜17逐渐削除来使绝缘膜17的长度变化并测定应力。图4是从背面(另一面)侧观察的图，省略一对背面电极12a、一对端面电极15、镀层16。

此外，在横轴为0％的情况下，绝缘膜17的长度与绝缘基板11的长度相同，在100％的情况下绝缘膜17的长度为零(不形成绝缘膜17)。这里所谓的长度，表示与一对上表面电极12间的电流流动的方向平行的方向(X方向)上的长度。

根据图3可知，若将未被绝缘膜17覆盖的长度相对于绝缘基板11的长度设为3/4以下、即绝缘膜17的长度设为绝缘基板11的长度的1/4以上，则应力为85％以下。

另外，也可以该长度设为0％(绝缘膜17的长度与绝缘基板11的长度相同)。此外，优选绝缘膜17比至少一对背面电极12a的长度长。

如上所述在本公开的一实施方式中，设为在绝缘基板11的背面设置由树脂构成的绝缘膜17，进一步将绝缘膜17的厚度设为30μm以上。因此，具有柔软性的绝缘膜17在绝缘基板11与安装用焊料层20之间以较厚的厚度被配置。由此，能够缓和在安装用焊料层20与芯片电阻器21的接合部分产生的热应力。因此，可得到能够抑制在安装用焊料层与芯片电阻器的接合部分产生裂缝的效果。

即，即使反复向芯片电阻器21的通电，基于绝缘基板11的热膨胀率与安装基板18的热膨胀率的不同所导致的集中于安装用焊料层20的温度变化引起的应力也被处于绝缘基板11的背面与安装用焊料层20之间的具有柔软性的由树脂构成的绝缘膜17缓和。

并且，由于将绝缘膜17的厚度设为30μm以上，因此能够更加有效地减少在安装用焊料层20与芯片电阻器21的接合部分产生的热应力。不仅形成绝缘膜17，还通过规定其厚度而能够抑制在安装用焊料层20与芯片电阻器21的接合部分产生裂缝。

进一步地，由于能够抑制接合部分的裂缝的产生，因此芯片电阻器21与安装用焊料层20的接合变得稳固，能够发挥芯片电阻器21的主体的特性。

产业上的可利用性

本公开所涉及的芯片电阻器具有能够抑制在安装用焊料层与芯片电阻器的接合部分产生裂缝的效果，特别地，在用于各种电子设备的小型的芯片电阻器等中有用。

-符号说明-

11 绝缘基板

12 一对上表面电极

13 电阻体

15 一对端面电极

16 镀层

17 绝缘膜