阅读说明：本技术 氧化镓基日盲探测器及其制备方法 (Gallium oxide based solar blind detector and preparation method thereof ) 是由 龙世兵 吴枫 于 2019-07-31 设计创作，主要内容包括：本发明提供一种日盲光电探测器及其制备方法,日盲光电探测器包括：含氧化镓外延层的氧化镓衬底；源极和漏极,分别与氧化镓衬底形成肖特基接触；氧化硅钝化层,形成于氧化镓衬底、源极和漏极之上；从氧化硅钝化层开设置氧化镓衬底内的沟槽；氧化铝层,形成于沟槽底部和沟槽侧壁；栅极,沟槽的氧化铝层之上及氧化硅钝化层之上。本发明采用特定的三端结构,通过栅极可以调节沟道的载流子浓度,从而可以很便利的调节器件的暗电流。(the invention provides a solar blind photoelectric detector and a preparation method thereof, wherein the solar blind photoelectric detector comprises: a gallium oxide substrate containing a gallium oxide epitaxial layer; the source electrode and the drain electrode are respectively in Schottky contact with the gallium oxide substrate; a silicon oxide passivation layer formed on the gallium oxide substrate, the source electrode and the drain electrode; opening a trench in the gallium oxide substrate from the silicon oxide passivation layer; the aluminum oxide layer is formed at the bottom of the groove and on the side wall of the groove; a gate, an aluminum oxide layer over the trench and a silicon oxide passivation layer. The invention adopts a specific three-terminal structure, and the carrier concentration of the channel can be adjusted through the grid, thereby conveniently adjusting the dark current of the device.)

氧化镓基日盲探测器及其制备方法

技术领域

本发明涉及一种半导体技术领域，进一步涉及氧化镓基日盲探测器，以及该氧化镓基日盲探测器的制备方法。

背景技术

日盲指波长范围在200-280nm的紫外光，日盲光电探测器具有背景干扰小等突出优点，在告警、制导等领域具有广阔的应用前景。氧化镓的禁带宽度直接对应日盲波段，是天然的日盲探测材料。表征光探测器性能主要有一下参数：光响应度，暗电流，比探测率，响应速度以及量子效率等。由于受到材料质量以及器件结构的限制，但目前的氧化镓基日盲探测器的性能较差，不足以满足实际应用的需求。现有氧化镓基日盲探测器通常选用金属-半导体-金属(MSM)和肖特基结(Schottky diode)的两端结构，但这两种结构的探测器的暗电流一般较大且器件制备完成之后不可调。此外，金属-半导体-金属结构的探测器不能同时实现高增益和大带宽，且器件响应速度较慢。而肖特基结构的探测器通常选用高功函数的金属与氧化镓结合形成肖特基结，形成的肖特基势垒可以在一定程度上降低器件暗电流，同时内建电场可以加速载流子的收集，从而提高器件的光响应速度，但是该结构的日盲探测器光响应度通常较低。

因此需要解决的技术问题有：源漏电极形成很好的肖特基接触；常关型金属-氧化物-半导体场效应晶体管(MOSFET)的实现；合理的栅槽刻蚀深度以及损伤修复。

发明内容

(一)要解决的技术问题

(二)技术方案

根据本发明的一方面，提供一种日盲光电探测器，包括：

含氧化镓外延层的氧化镓衬底；

源极和漏极，分别与氧化镓衬底形成肖特基接触；

氧化硅钝化层，形成于氧化镓衬底、源极和漏极之上；

从氧化硅钝化层开设至氧化镓衬底内的沟槽；

氧化铝层，形成于沟槽底部和沟槽侧壁；

栅极，沟槽的氧化铝层之上及氧化硅钝化层之上。

在进一步的实施方案中，氧化镓衬底包括从下至上的：铁掺杂的β氧化镓半绝缘衬底、非故意掺杂氧化镓缓冲层和硅掺杂的氧化镓外延层。

在进一步的实施方案中，非故意掺杂氧化镓缓冲层的厚度为200-1000nm，所述硅掺杂的氧化镓外延层的掺杂浓度为10¹⁶～10¹⁸cm^-3。

在进一步的实施方案中，源极和漏极的材料为铂金。

在进一步的实施方案中，沟槽的沟槽底部开设至氧化镓衬底的硅掺杂的氧化镓外延层。

根据本发明的另一方面，还提供一种日盲光电探测器的制备方法，包括：

制备含氧化镓外延层的氧化镓衬底；

光刻图形化，采用反应离子束刻蚀对氧化镓衬底进行器件隔离；

淀积源极和漏极，和氧化镓形成肖特基接触；

在表面生长一整层氧化硅钝化层；

采用反应离子束刻蚀将氧化硅钝化层以及设定厚度的氧化镓刻蚀，形成沟槽结构，实现常关型的氧化镓MOSFET；

采用原子层沉积方法淀积氧化铝介质层；

在沟槽的氧化铝层之上及氧化硅钝化层之上形成栅极。

在进一步的实施方案中，淀积所述源极和漏极采用的金属是铂金/钛/金三层结构，铂金厚度为10-60nm，钛厚度为5-20nm，金厚度为10-100nm。

在进一步的实施方案中，制备方法还包括：

采用退火修复刻蚀造成的损伤，降低界面态密度制备含氧化镓外延层的氧化镓衬底。

在进一步的实施方案中，氧化镓衬底包括从下至上的：铁掺杂的β氧化镓半绝缘衬底、非故意掺杂氧化镓缓冲层和硅掺杂的氧化镓外延层。

在进一步的实施方案中，非故意掺杂氧化镓缓冲层的厚度为200-1000nm，所述硅掺杂的氧化镓外延层的掺杂浓度为10¹⁶～10¹⁸cm^-3。

(三)有益效果

本发明采用分子束外延生长的氧化镓外延膜具备很高的薄膜质量，外延层掺杂浓度为10¹w～10¹⁸cm^-3，且缓冲层的存在有利于阻挡衬底中的铁扩散进入外延层，提高器件的稳定性。

本发明采用三端结构，通过栅极可以调节沟道的载流子浓度，从而可以很便利的调节器件的暗电流；

本发明在中采用铂金作为该器件的源漏电极，与氧化镓形成肖特基接触，肖特基势垒的存在有利于进一步降低器件的暗电流；

本发明采用铂金作为该器件的源漏电极，与氧化镓形成肖特基接触，因此在金属与氧化镓接触处存在一定宽度的耗尽区，耗尽区内内建电场的存在有利于载流子的收集，从而提高器件的响应速度；同时，由于采用快速热退火，修复了刻蚀造成的界面损伤，有利于提高载流子在沟道中的迁移率，从而提高器件的响应速度；

由于MOSFET结构本身具备高增益放大特性以及高质量的外延薄膜，器件具备超高的光响应度以及比探测率；

宽工作区间。本发明采用反应离子束刻蚀将氧化镓刻蚀一定深度，形成沟槽结构，有利于形成常关型氧化镓MOSFET，同时有利于增加该器件的有效工作区间。

附图说明

图1-7是本发明实施例的氧化镓基日盲探测器制备方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开的保护范围。

现有氧化镓基日盲探测器主要基于金属-半导体-金属(MSM)和肖特基结(Schottky diode)的两端结构，但这两种结构的探测器的暗电流一般较大且器件制备完成之后不可调。此外，金属-半导体-金属结构的探测器不能同时实现高增益和大带宽，且器件响应速度较慢。而肖特基结构的探测器的光响应度通常较低。因此，本发明实施例提出一种新型的三端结构的氧化镓基日盲探测器，可以实现极低暗电流且暗电流可控，同时器件具备极高的光响应度及响应速度。本发明的基本方案是制备源漏电极具有肖特基结特性的金属-氧化物-半导体场效应晶体管(MOSFET)。

在本申请中，日盲探测器是指能够对紫外光辐射进行接收和探测的器件，且探测的紫外光波长小于280nm。

以下工艺步骤在如图1所示的氧化镓(Ga₂O₃)样品上进行。此处，氧化镓样品可以包括多个外延层，例如从下至上的：铁掺杂的β氧化镓半绝缘衬底101、非故意掺杂氧化镓缓冲层102和硅掺杂的氧化镓外延层103。其中，铁掺杂氧化镓半绝缘衬底101的制备工艺是采用提拉发生长的β氧化镓单晶，非故意掺杂氧化镓缓冲层102采用HVPE(氢化物气相外延)方法生长，生长厚度可以为1μm，生长于铁掺杂的β氧化镓半绝缘衬底的(010)面上，硅掺杂氧化镓外延层103采用MBE(分子束外延)方法沉积，沉积的厚度可以为200nm。

该层的制备其中还可以通过其他各种沉积或生长方法制备外延层，包括但不限于使用如MOCVD或者PLD方法能得到氧化镓外延薄膜。

参见图2所示，光刻图形化，采用反应离子束刻蚀对样品进行器件隔离；刻蚀的参数可以为：采用Cl₂/Ar气体进行刻蚀，其中Cl₂流量为15sccm，Ar流量为5sccm，ICP(感应耦合等离子体)功率为400W，RF功率为200W。

参见图3所示，采用标准的光刻剥离工艺，电子束蒸发淀积源极和漏极，采用的金属是铂金/钛/金，和氧化镓(Ga₂O₃)形成肖特基接触，电极厚度分别为40nm/10nm/50nm；铂金厚度范围：10-60nm，钛厚度范围：5-20nm，金厚度范围：10-100nm。通过铂金作为电极，有利于降低器件的暗电流以及提高器件响应速度。应说明的是，此处的金属也可以是其它用于进行肖特基接触的金属，包括但不限于镍，金。

参见图4所示，采用PECVD在器件表面生长一整层厚度为100nm的二氧化硅(SiO₂)钝化层120；

参见图5所示，采用反应离子束刻蚀将Si0₂层120以及一定厚度(120nm)的氧化镓刻蚀，形成沟槽结构，实现常关型的氧化镓MOSFET；

参见图6所示，采用原子层沉积方法淀积一层厚度为30nm的氧化铝介质层130。紧接着采用快速热退火修复刻蚀造成的损伤，降低界面态密度，退火条件为450-500℃，N₂(氮气)气氛下处理1分钟。

参见图7所示，采用电子束蒸发淀积栅极金属钛/金，厚度分别为20nm/80nm。因此，所形成的特殊的三端器件结构，通过栅极可以调节沟道的载流子浓度，从而可以很便利的调节器件的暗电流。

需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，所述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换：

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本发明的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到“约”的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。