阅读说明：本技术 一种基于饱和压降检测的并联igbt延时过流保护电路 (A kind of parallel IGBT delay current foldback circuit based on saturation voltage drop detection ) 是由 马红星 董诗阳 唐厚君 杨喜军 谢伟新 韩永馗 方万 孟祥群 田威 于 2019-08-22 设计创作，主要内容包括：本发明涉及一种基于饱和压降检测的并联IGBT延时过流保护电路,其特征在于：包括PWM脉冲主回路和饱和压降延时检测控制电路,所述PWM脉冲主回路将控制系统发来的控制脉冲转变为具有驱动能力的PWM驱动脉冲,驱动IGBT开通和关断；与门U1和U3对饱和压降延时检测控制电路生成的过流故障信号进行处理,当该过流故障信号为高电平时,PWM脉冲主回路逻辑不变；当该过流故障信号为低电平时,无论控制脉冲是高电平还是低电平,与门U1和U3输出均为低电平,则IGBT驱动脉冲均为低电平,实现IGBT的过流保护。本发明中对IGBT饱和压降进行延时检测,避免IGBT开通时饱和压降不稳定造成的误保护,提高了电路的合理性和可靠性。(The present invention relates to a kind of parallel IGBT delay current foldback circuits detected based on saturation voltage drop; it is characterized by comprising pwm pulse major loops and saturation voltage drop delay detection control circuit; the control pulse transition that the pwm pulse major loop sends control system is the PWM driving pulse with driving capability, and driving IGBT is turned on and off；It is handled with the door U1 and U3 over current fault signal generated to saturation voltage drop delay detection control circuit, when the over current fault signal is high level, pwm pulse major loop logic is constant；When the over current fault signal is low level, it is low level with door U1 and U3 output, then IGBT driving pulse is low level, realizes the overcurrent protection of IGBT that no matter controlling pulse, which is high level or low level,.Delay detection is carried out to IGBT saturation voltage drop in the present invention, is accidentally protected caused by saturation voltage drop is unstable when IGBT being avoided to open, improves the reasonability and reliability of circuit.)

一种基于饱和压降检测的并联IGBT延时过流保护电路

技术领域

本发明涉及一种IGBT延时过流保护电路，尤其涉及一种基于饱和压降检测的并联IGBT延时过流保护电路。属于电力电子技术领域。

背景技术

传统过流保护电路如图1所示为一典型的IGBT并联应用电路：2个IGBT模块(IGBT1和IGBT2)的漏极和源极分别连接在一起；栅极连接PWM脉冲驱动电路，R1和R3为门极驱动电阻，起限流的作用；D1和D2为稳压管，防止驱动脉冲电压过压；R2和R4为门极对地电阻，防止高频干扰误触发。

传统的IGBT过流保护原理介绍：

如图1，当PWM驱动脉冲为高电平时，IGBT导通，电流流过IGBT，此时IGBT漏极和源极之间的电压较低，约为0～5V左右。我们称该电压为饱和压降，饱和压降的大小与流过IGBT的电流成正比关系，即电流越大，IGBT饱和压降越大。因此，利用这个规律，可以设计硬件电路检测IGBT的饱和压降，当饱和压降大于某一设定值时(过流保护阈值对应的饱和压降值)，关断PWM驱动脉冲，关断IGBT，从而防止大电流烧坏模块。这就是典型的通过检测饱和压降实现过流保护的原理。

然而，在实际应用中，当PWM驱动脉冲由低电平变为高电平时，IGBT导通，电流流通，但是饱和压降并不会马上降低至理想的数值，往往需要经过短暂震荡才会稳定下来。其典型波形如图2所示。图中t1～t2的时间长短与模块的制造商、型号、使用时间等因素有关系，其值约为3～5us左右。

传统IGBT过流保护电路的缺点：

1、传统方案在PWM驱动脉冲由低电平变为高电平时，马上对饱和压降进行检测，并根据检测值进行过流保护。但是由于t1～t2时间内IGBT饱和压降并不稳定，因此容易发生误保护的情况。

2、传统的并联IGBT过流保护电路多为两个独立的保护电路合二为一，电路结构冗余，元器件数量多，不便于分析和维护。

发明内容

本发明所要解决的技术问题是针对上述现有技术提供一种电路结构简单，元器件数量少，便于设计和维护的基于饱和压降检测的并联IGBT延时过流保护电路。

本发明涉及解决上述问题所采用的技术方案为：一种基于饱和压降检测的并联IGBT延时过流保护电路，包括PWM脉冲主回路和饱和压降延时检测控制电路。

所述PWM脉冲主回路将控制系统发来的控制脉冲转变为具有驱动能力的PWM驱动脉冲，驱动IGBT开通和关断。与门U1和U3对饱和压降延时检测控制电路生成的过流故障信号进行处理，当该过流故障信号为高电平时，PWM脉冲主回路逻辑不变；当该过流故障信号为低电平时，无论控制脉冲是高电平还是低电平，与门U1和U3输出均为低电平，则IGBT驱动脉冲均为低电平，实现IGBT的过流保护。

优选地，所述饱和压降延时检测控制电路的输入为IGBT漏源极压降、控制脉冲，输出为过流故障信号，饱和压降延时检测控制电路包括：将IGBT漏源极压降作为输入生成过流信号的过流信号生成电路，两个控制脉冲延时电路，结合上述延迟的控制脉冲和过流故障信号形成的故障综合处理电路。

优选地，所述过流信号生成电路以IGBT漏极和源极之间的饱和压降作为输入，通过由电阻R1和电容C1构成的RC滤波电路后接入到比较器U5的正极，而过流基准电压Vref1接入到比较器U5的负极，比较器U5输出的过流信号作为故障综合处理电路的输入。

优选地，所述IGBT漏极与RC滤波电路之间设置有快恢复二极管D1，防止强电电流逆流控制系统，RC滤波电路的输出端与比较器正极之间设置有失调补偿电阻，实现比较器正负输入极阻抗匹配。

优选地，所述的两个控制脉冲延时电路分别用于对控制脉冲1和2进行延迟，均包括第一与非门、RC充放电电路、比较器、第二与非门、第一反向施密特触发器和第二反向施密特触发器，控制脉冲和故障综合处理电路反馈的过流故障信号经过第一与非门后的输出电压分两路，一路经过反向施密特触发器接入到第二与非门的输入端，另一路经过RC充放电电路后接入到比较器的正极，与接入比较器负极的延时基准电压Vref2进行比较，通过RC参数可实现对控制脉冲延时时间的调整，比较器的输出端接入到第二与非门的输入端，第二与非门的输出端接入到第二反向施密特触发器的输入端，第二反向施密特触发器的输出电压接入故障综合处理电路。

优选地，所述RC充放电电路包括MOSFET晶体管、充放电电阻和充放电电容，所述MOSFET晶体管的栅极与第一与非门的输出端相连，源极接地，漏极通过充放电电阻与电源连接，所述充放电电容的两端分别与MOSFET晶体管的源极和漏极连接，RC充放电电路的输出通过限流电阻后接入比较器的正极。

优选地，所述故障综合处理电路包括与非门，其输入为过流信号生成电路和控制脉冲延时电路的输出信号。当过流信号生成电路的输出为高电平，而控制脉冲延时电路输出为低电平时，过流故障信号为高电平，则电路无故障；反之，过流信号生产电路的输出为高电平且控制脉冲延迟输出为高电平，过流故障信号为低电平，则电路有故障。

优选地，所述故障综合处理电路中的与非门输出连接有一延迟电路，该电路对过流故障信号进行延时，以提供充足的时间由主控电路处理过流故障，延迟时间一般为ms级。

与现有技术相比，本发明的优点在于：

1、本发明中两路IGBT过流保护电流采用同一个过流信号生成电路，简化了电路设计。

2、本发明中对IGBT饱和压降进行延时检测，避免IGBT开通时饱和压降不稳定造成的误保护，提高了电路的合理性和可靠性。

附图说明

图1为现有典型的IGBT并联应用电路图。

图2为PWM驱动脉冲与IGBT饱和压降的关系图。

图3为本发明实施例中PWM脉冲主回路示意图。

图4为本发明实施例中饱和压降延时检测控制电路示意图。

图5为本发明实施例中控制脉冲延时电路时序图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

如图3-4所示，本实施例中的一种基于饱和压降检测的并联IGBT延时过流保护电路，包括PWM脉冲主回路和饱和压降延时检测控制电路。

所述PWM脉冲主回路将控制系统(单片机或DSP等)发来的控制脉冲1和2转变为具有驱动能力的PWM驱动脉冲1和2，驱动IGBT开通和关断。同时，与门U1和U3可对过流故障信号1和2进行处理，当该信号为高电平(即无过流故障)时，PWM脉冲主回路逻辑不变；当该信号为低电平(即有过流故障)时，无论控制脉冲1和2是高电平还是低电平，与门U1和U3输出均为低电平，则IGBT驱动脉冲1和2均为低电平，实现IGBT的过流保护。

所述过流故障信号1和2通过饱和压降延时检测控制电路生成，所述饱和压降延时检测控制电路的输入为IGBT漏源极压降、控制脉冲1和2，输出为过流故障信号1和2。饱和压降延时检测控制电路一共包括4个部分，①为过流信号生成电路，②和③为控制脉冲1和2延时电路，④为故障综合处理电路。接下来对各部分电路进行详细解释：

①过流信号生成电路：

电路的输入为IGBT漏源极压降，输出为过流信号(高电平有效)，其中D1为快恢复二极管，防止强电电流逆流控制系统；R1和C1构成RC滤波电路，对采集的饱和压降进行滤波；R3和R4为上拉电阻，U5为比较器，R2为失调补偿电阻，实现比较器正负输入极阻抗匹配。过流基准电压Vref1为过流保护阈值对应的饱和压降值，该值应根据所选IGBT型号的电流与饱和压降曲线进行确定。具体地，当电流低于过流保护阈值时，IGBT饱和压降低于过流基准电压Vref1，比较器U5输出电压为低电平，否则为高电平。即U5输出为高电平说明发生了过流故障。

②和③控制脉冲1和2延时电路：

U6、U9、U11、U14为与非门，T1和T2为MOSFET，R5和R8为RC充放电电阻，C2和C3为RC充放电电容，T1、R5、C2和T2、R8、C3分别构成了2个RC充放电电路；R6和R9为限流电阻，U7和U12为比较器，R7和R10为上拉电阻，U8、U10、U13、U15为反向施密特触发器。

该电路的功能是对控制脉冲1和2进行延时，延时时间设置为6us。由于图②和图③原理相同，这里仅以图②为例对电路原理进行说明。假设过流故障信号1为高电平，即无过流故障。当控制脉冲1由低电平转为高电平时，与非门U6输出为低电平，MOSFET T1关断，此时电源VCC通过电阻R5对电容C2进行充电，当C2充电电压低于延时基准电压Vref2时，比较器U7为低电平，当充电电压高于基准电压时，比较器才转变为高电平。通过合理设置电阻R5、电容C2和延时基准电压Vref2的值，可使控制脉冲1的延时精确到6us左右，如图5中“U7输出”波形；反向施密特触发器U8对与非门U6的输出电压进行反向恢复，如下图中“U8输出”波形；与非门U9和反向施密特触发器U10对延时信号进行逻辑组合，其输出为如图5中“U10输出”波形；

④故障综合处理电路

由上文分析得到，当发生过流故障时，电路①输出高电平，电路②和③输出为控制脉冲1和2延时6us后的方波。电路④的作用是对这两个信号进行与非逻辑操作，其效果是：在延时的6us时间内(t1～t2)，因为电路①输出高电平，而电路②和③输出低电平，因此过流故障信号1和2均为高电平，即电路无故障，实现了延时时间内不对过流故障进行处理；当延时时间结束时，因为电路①输出高电平，且电路②和③输出为高电平，因此过流故障信号1和2均为低电平，即电路有故障，实现了延时时间过后对过流故障进行处理。另外，过流故障信号输出前均进行了延时，该延时用于给主控电路处理过流故障，这个时间一般为ms级，可设置为1.5ms左右。但是，该故障信号由高电平变为低电平(出现过流故障的情况)是无延时的，以实现瞬时关断主回路脉冲；但是低电平恢复至高电平时，延时1.5ms，给控制系统充足的时间进行保护。延迟电路可以采用控制脉冲1和2延时电路中的延迟电路或者其它现有的延迟电路。

过流故障信号逻辑介绍(以过流故障信号1为例)：

该信号由由控制脉冲延时电路②和故障综合处理电路④共同生成，当无过流故障时，该信号为高电平，此时该信号不影响PWM驱动脉冲主回路的正常逻辑；当发生过流故障，该信号为低电平，此时PWM驱动脉冲主回路被强制锁定为低电平，无论“控制脉冲1”是高电平还是低电平(U1为与门，当过流故障信号1为低电平时，其输出必定是低电平)。另外，与非门U6的输入也引入了过流故障信号1的反馈，其目的是在过流故障期间(过流故障信号1为低电平)，使控制脉冲延时电路②失效，因为U6的一个输入为低电平，那么其输出永远为高电平。

除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。