阅读说明：本技术 旗标保持电路以及旗标保持方法 (Flag holding circuit and flag keeping method ) 是由 四辻哲章 于 2019-05-20 设计创作，主要内容包括：本发明提供一种可抑制电路规模的增大且在规定期间内保持旗标的旗标保持电路以及旗标保持方法。旗标保持电路具有：连接于电压提供线且根据输入信号而将电容器充电的旗标设定部、基于电容器的充电电压来输出表示0或1的输出信号的旗标判定部、及将电容器放电的放电部。旗标设定部包含：泄漏抑制开关,第一端连接于旗标判定部与放电部之间的连接线,第二端根据输入信号的信号电平而连接于电压提供线或接地线,根据向控制端提供的泄漏控制信号而将电压提供线或接地线与连接线连接或切断；及泄漏抑制开关控制部,根据时钟信号而生成信号电平变化为比电源电压更大的值的泄漏控制信号,并提供给泄漏抑制开关的控制端。(The present invention provide it is a kind of can inhibit circuit scale increase and during the prescribed period in keep flag flag holding circuit and flag keeping method.Flag holding circuit include be connected to voltage line is provided and according to input signal and by the flag portion of capacitor charging, exported based on the charging voltage of capacitor indicate 0 or 1 output signal flag determination unit and by the discharge part of capacitor discharge.Flag portion includes: leakage inhibits switch, first end is connected to the connecting line between flag determination unit and discharge part, second end is connected to voltage according to the signal level of input signal and provides line or ground line, provides voltage to line or ground line according to the leakage control signal provided to control terminal and connect or cut off with connecting line；And leakage inhibits switching controlling part, and signal level variation is generated according to clock signal and is the leakage control signal of the value bigger than supply voltage, and is supplied to the control terminal that leakage inhibits switch.)

旗标保持电路以及旗标保持方法

技术领域

本发明涉及一种在射频识别(Radio Frequency Identification，RFID)的标签中保持旗标(flag)的旗标保持电路以及旗标保持方法。

背景技术

近年来，使用近距离的无线通信从埋置有身份(Identification，ID)等信息的标签中获取信息的RFID(Radio Frequency Identification)技术受到关注。RFID的无线通信系统是由埋置有ID等信息的标签、及使用电波对标签以非接触方式进行信息读出的读写器(reader writer)所构成。使用自身不具有电源的被动式标签的RFID的无线通信系统(以下称为被动式RFID)是由标签、及使用电波对标签提供电源并且以非接触方式读出信息的读写器所构成。

被动式RFID中，设有用于将包含“0”及“1”的信息的旗标在标签中保持固定期间的留存时间(persistence time)(例如日本专利特开2010-109340号公报(专利文献1))。例如，电子产品代码(Electronic Product Code，EPC)的EPC^TM全球(global)标准中规定：在会话(session)S2、会话S3及会话SL中，从读写器向标签的电源提供消失起超过2秒保持旗标。

发明内容

[发明所要解决的问题]

被动式RFID的标签中，通过设于旗标设定部的晶体管(transistor)导通或关断，而将电容(电容器)充电来进行旗标的设定。为了使所述晶体管导通，需要使源极-漏极电压的最大值小于栅极电压的最大值。因此，对晶体管的栅极施加电源电压VDD，对晶体管的源极施加低于电源电压VDD的基准电压VREF。

但是，为了生成低于电源电压VDD的基准电压VREF，需要另外设置由电源电压VDD生成基准电压VREF的调节器(regulator)。RFID标签的电路总体需要利用从来自读写器的接收电波中拾取的电力来动作，对调节器分配的动作电力有限。若欲尽力减小调节器的动作电流而从电源电压VDD将基准电压VREF分压，则有需要大量使用高电阻，而芯片面积增大(即，芯片成本增加)的问题。

本发明是鉴于所述问题点而成，其目的在于提供一种RFID的旗标保持电路，其可抑制电路规模的增大，并且在电源提供消失后也在规定期间内保持旗标。

[解决问题的技术手段]

本发明的旗标保持电路搭载于通过来自读写器装置的电波接受电力提供，且在与所述读写器装置之间通过近距离无线通信收发信息的射频识别(Radio FrequencyIdentification，RFID)标签电路，并且接受用于所述信息收发的具有0或1的值的旗标的设定并保持所述旗标，所述旗标保持电路的特征在于包括：电容器；旗标设定部，连接于基于来自所述读写器装置的电力提供而提供电源电压的电压提供线，接受输入信号的提供，并根据所述输入信号将所述电容器充电；旗标判定部，基于所述电容器的充电电压来输出表示0或1的输出信号；及放电部，将所述电容器放电，所述电容器的一端连接于将所述旗标判定部与所述放电部连接的连接线，并且另一端接地，所述旗标设定部包含：泄漏抑制开关，第一端连接于所述连接线，第二端根据所述输入信号的信号电平而连接于所述电压提供线或接地线，根据提供给控制端的泄漏控制信号而将所述电压提供线或接地线与所述连接线之间连接或切断；及泄漏抑制开关控制部，接受时钟信号的提供，根据所述时钟信号而生成信号电平变化为较所述电源电压更大的值的所述泄漏控制信号，并提供给所述泄漏抑制开关的控制端。

而且，本发明的旗标保持电路包括：旗标设定部，连接于电源电压及第一节点，根据输入信号而向所述第一节点提供所述电源电压、或阻断所述电源电压的提供；电容器，连接于所述第一节点，由所述电源电压充电；旗标判定部，连接于所述第一节点，基于所述电容器的充电电压来判定旗标；及放电部，连接于所述第一节点，将所述电容器放电，所述旗标设定部包含：泄漏抑制开关，接受输入信号的提供，根据所述输入信号的信号电平而连接于电压提供线或接地线，并根据提供给控制端的泄漏控制信号而将所述电压提供线或接地线与所述第一节点之间连接或切断；及泄漏抑制开关控制部，接受时钟信号的提供，根据所述时钟信号而生成信号电平变化为比所述电源电压更大的值的所述泄漏控制信号，并提供给所述泄漏抑制开关的控制端。

而且，本发明的旗标保持方法包括下述步骤：接受来自所述读写器装置的电力提供；接受所述输入信号及所述时钟信号的提供；根据所述输入信号将所述电容器充电；基于所述电容器的充电电压来输出表示0或1的输出信号；及将所述电容器放电，根据所述输入信号将所述电容器充电的步骤包括下述步骤：判定所述连接线的电压是否超过规定阈值；及在判定为所述连接线的电压为所述规定的阈值以下时，使所述泄漏抑制开关控制部向所述泄漏抑制开关的控制端提供所述泄漏控制信号，且在判定为所述连接线的电压超过所述规定的阈值时，使所述泄漏抑制开关控制部停止向所述泄漏抑制开关的控制端提供所述泄漏控制信号。

[发明的效果]

根据本发明的旗标保持电路，可抑制电路规模的增大并且在电源提供消失后也在规定期间内保持旗标。

附图说明

图1是示意性地表示每个会话的旗标的保持期间的图。

图2是表示本实施例的旗标保持电路的结构的电路图。

图3是表示泄漏抑制开关驱动器的结构的电路图。

图4是表示泄漏抑制开关驱动器的动作的时序图。

图5是示意性地表示放电部中产生的寄生二极管的图。

图6是表示与有无电源提供相应的晶体管MD2的输入电压及电流的时间变化的图。

图7是示意性地表示泄漏抑制开关MSL的寄生二极管的图。

图8是表示旗标保持电路的动作中的输入输出信号及内部节点的电位的时间变化的时序图。

图9是表示比较例的旗标保持电路的结构的电路图。

图10是表示实施例2的旗标保持电路的结构的电路图。

图11A是表示刷新判定部的结构的电路图。

图11B是表示刷新判定阈值与旗标判定阈值的关系的图。

符号的说明

100、200：旗标保持电路

10、20：旗标设定部

11、21：放电部

12、22：旗标判定部

13：刷新判定部

FSI、JI：反相器

SD：泄漏抑制开关驱动器

MSL：泄漏抑制开关

SI、SIR：施密特反相器

ND1、RND：NAND门

INV1、INV2、INV3：反相器

SDI1、SDI2、SDI3：反相器

具体实施方式

以下对本发明的合适实施例进行详细说明。另外，以下的各实施例的说明及附图中，对实质上相同或等价的部分标注相同的参照符号。

[实施例1]

本实施例的旗标保持电路100搭载于RFID(Radio Frequency Identification)的标签电路。标签电路经由近距离无线通信而接受来自读写器的电源提供。因此，仅在标签电路距离读写器位于规定范围内时进行电源提供，在离开所述规定范围内时停止电源提供。以下的说明中，将有来自读写器的电源提供的情况简称为“有电源提供”，将并无来自读写器的电源提供的情况简称为“无电源提供”。

而且，RFID标签电路中，需要设定用于盘点(inventory)的旗标，并按照EPC(Electronic Product Code)的EPC^TMglobal标准在规定期间内保持所述旗标。旗标的保持期间是针对S0、S1、S2、S3及SL的各会话设定。

图1是示意性地表示针对会话S1、会话S2、会话S3及会话SL的每个会话的旗标的保持期间的图。另外，此处关于会话S0省略图示。

会话S0中，在无电源提供时也可不保持旗标，在有电源提供时需要一直保持旗标。会话S1中，当设定有旗标“1”时，无论有无电源提供均需要在0.5秒～5秒的规定期间内保持旗标“1”。相对于此，会话S2、会话S3及会话SL中，当设定有旗标“1”时，需要在电源提供消失后，在超过2秒的规定期间内保持旗标“1”。

本实施例的旗标保持电路100是进行会话S2、会话S3及会话SL中的旗标的设定及保持的电路。

图2是表示本实施例的旗标保持电路100的结构的电路图。旗标保持电路100具有电容(电容器)CF，接受逻辑电路(未图示)提供的输入信号in、时钟信号clk及写入控制信号w_en而进行电容CF的充放电，并以“0”或“1”的旗标的形式输出。而且，如上文所述，仅在搭载旗标保持电路100的标签电路距离读写器位于规定范围内时，向旗标保持电路100进行电源提供。

旗标保持电路100具有电容CF、旗标设定部10、放电部11及旗标判定部12。电容CF的其中一个端子与作为放电部11与旗标判定部12之间的连接线的节点NVF连接，另一端子接地。

旗标设定部10包含反相器FSI、晶体管MSP、晶体管MSN、泄漏抑制开关MSL及泄漏抑制开关驱动器SD。

反相器FSI接受逻辑电路(未图示)提供的输入信号in，并将使输入信号in的逻辑电平反转的信号(以下称为反转输入信号)提供给晶体管MSP及晶体管MSN各自的栅极。

晶体管MSP是由作为第一导电型的金属氧化物半导体(Metal OxideSemiconductor，MOS)晶体管的P通道型MOS晶体管所构成。晶体管MSP的源极连接于电压提供线(电源电压VDD)。晶体管MSN是由作为与第一导电型为相反导电型的第二导电型的MOS晶体管的、N通道型MOS晶体管所构成。晶体管MSN的源极接地。晶体管MSP及晶体管MSN的漏极彼此连接，并且连接于节点NFS。晶体管MSP及晶体管MSN根据提供给栅极的反转输入信号而被控制为导通或关断。

泄漏抑制开关MSL例如是由N通道型MOS晶体管所构成。泄漏抑制开关MSL的漏极经由节点NFS而连接于晶体管MSP及晶体管MSN的漏极。泄漏抑制开关MSL的源极连接于节点NVF。泄漏抑制开关MSL的背栅(back gate)接地。为了使泄漏抑制开关MSL接通，需要将比作为漏极源极间的电压最大值的电源电压VDD更大的电压提供给栅极。

泄漏抑制开关驱动器SD是控制泄漏抑制开关MSL的栅极的控制电路。泄漏抑制开关驱动器SD接受逻辑电路(未图示)提供的时钟信号clk及写入控制信号w_en，生成泄漏控制信号NCS并提供给泄漏抑制开关MSL的栅极。

图3是表示泄漏抑制开关驱动器SD的结构的电路图。泄漏抑制开关驱动器SD例如是由晶体管MSD1、晶体管MSD2、电容(电容器)CSD1、电容(电容器)CSD2、与非(NAND)门ND1、反相器SDI1、反相器SDI2及反相器SDI3所构成。

晶体管MSD1及晶体管MSD2例如是由N通道型MOS晶体管所构成。晶体管MSD1及晶体管MSD2的源极连接于电压提供线(电源电压VDD)。晶体管MSD1的栅极连接于节点NBST。晶体管MSD2的漏极连接于节点NBST。

电容CSD1的一端连接于晶体管MSD1的漏极及晶体管MSD2的栅极。电容CSD1的另一端连接于NAND门ND1的输出端及反相器SDI1的输入端。

电容CSD2的一端经由节点NBST而连接于晶体管MSD1的栅极及晶体管MSD2的漏极。电容CSD2的另一端连接于反相器SDI1的输出端。

NAND门ND1接受时钟信号clk及写入控制信号w_en的输入，并输出时钟信号clk与写入控制信号w_en的否定逻辑积的信号。

反相器SDI1的输入端连接于NAND门ND1的输出端及电容CSD1的另一端。反相器SDI1将提供给输入端的信号反转并提供给电容CSD2。

反相器SDI2接受写入控制信号w_en的输入，并输出使写入控制信号w_en的逻辑电平反转的信号。

反相器SDI3接受反相器SDI2的输出信号(即，使写入控制信号w_en的逻辑电平反转的信号)的输入，并将逻辑电平经反转的信号作为泄漏控制信号NCS而输出。反相器SDI3的正的电源端子连接于节点NBST，负的电源端子接地。因此，泄漏控制信号NCS成为具有与节点NBST的电位相应的信号电平的信号。

图4是表示泄漏抑制开关驱动器SD的动作的时序图。在有电源提供时，对NAND门ND1提供时钟信号clk。写入控制信号w_en是信号电平变化为逻辑电平“0”及“1”的信号，且是成为泄漏抑制开关驱动器SD对泄漏抑制开关MSL的控制的触发(trigger)的信号。

在写入控制信号w_en为逻辑电平“0”(即，关)的期间中，对电容CSD1及电容CSD2进行电源电压VDD的充电。因此，节点NBST的电位成为电源电压VDD的电平。从反相器SDI3输出的泄漏控制信号NCS与写入控制信号w_en同样地为逻辑电平“0”，成为接地电位的信号电平。

当写入控制信号w_en成为逻辑电平“1”(即，开)时，节点NBST的电位成为对电源电压VDD电平的电位加上与时钟信号clk同步地变化成电源电压VDD电平的信号而得的电位。即，节点NBST的电位电平以与时钟信号clk同步的时序在VDD与2×VDD之间变化。

从反相器SDI3输出的泄漏控制信号NCS成为信号电平与时钟信号clk同步地变化为VDD及2×VDD的信号。因此，在写入控制信号w_en开的期间中，将信号电平最大成为2×VDD的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极。

这样，旗标设定部10连接于电源(电源电压VDD)及作为第一节点的节点NVF，基于输入信号in而向节点NVF提供电源电压VDD、或阻断电源提供。

再次参照图2，放电部11包含电流源ID、电容(电容器)CD、晶体管MD1、晶体管MD2及晶体管MDS。

电流源ID的一端连接于电压提供线。电容CD的一端连接于节点NVD，另一端接地。

晶体管MD1是由N通道型MOS晶体管所构成。晶体管MD1的栅极(控制端)及漏极(第二端)连接于电流源ID的另一端。晶体管MD1的源极(第一端)及背栅接地。晶体管MD1将电流源ID流动的电流转换为直流电压。

晶体管MD2是经由节点NVF而将电容CF放电的跨导(transconductance)元件。晶体管MD2例如是由N通道型MOS晶体管所构成。晶体管MD2的源极(第一输出端)及背栅接地。晶体管MD2的漏极(第二输出端)连接于节点NVF。晶体管MD2的栅极(控制输入端)连接于节点NVD。

晶体管MDS是控制晶体管MD2的输入电压的控制开关。晶体管MDS例如是由N通道型MOS晶体管所构成。晶体管MDS的源极(第一端)连接于节点NVD。晶体管MDS的漏极(第二端)连接于电流源ID的另一端、晶体管MD1的栅极及漏极。即，晶体管MDS的漏极连接于电流源ID的电流经晶体管MDS转换而成的直流电压的节点。

从上电复位(power on reset)部POR对晶体管MDS的栅极提供上电复位信号PR。在有从读写器向标签电路的电源提供时，上电复位部POR将电源电压VDD电平的信号作为上电复位信号PR施加于晶体管MDS的栅极。在并无从读写器向标签电路的电源提供时，上电复位部POR将接地电平的信号作为上电复位信号PR施加于晶体管MDS的栅极。因此，在有电源提供时晶体管MDS成为导通，在无电源提供时晶体管MDS成为关断。

放电部11利用晶体管MD2的漏极电流将电容CF放电。此时，上电复位信号POR的信号电平视有无电源提供而不同，晶体管MDS的导通关断也变化，因而晶体管MD2的漏极电流也视有无电源提供而不同。而且，晶体管MD2的漏极电流受到晶体管MDS的寄生二极管及晶体管MD2的寄生二极管中的逆向泄漏电流的影响。

图5是示意性地表示晶体管MDS的寄生二极管PD1及晶体管MD2的寄生二极管PD2的图。

寄生二极管PD1以相对于电容CD而并列的方式在节点NVD与接地之间产生。在晶体管MDS关断时，由于寄生二极管PD1中产生的逆向的泄漏电流，电容CD缓缓放电，节点NVD的电位缓缓降低。

图6是表示有电源提供时与无电源提供时的、晶体管MD2的栅极电压及漏极电流的时间变化的图。

在有电源提供时，晶体管MD2的栅极电压成为固定(与由电流源ID的电流值决定的晶体管MD1的栅极电压相等的值)。由此，晶体管MD2的漏极电流也成为固定。

另一方面，在无电源提供时，晶体管MD2的栅极电压由于晶体管MDS的寄生二极管PD1的逆向泄漏电流所致的电容CD的放电，而缓缓降低。由此，晶体管MD2的漏极电流也缓缓降低。

再次参照图5，寄生二极管PD2以相对于晶体管MD2而并列的方式在节点NVF与接地之间产生。此寄生二极管PD2中产生的逆向的泄漏电流与晶体管MD2的漏极电流一起成为电容CF的放电电流。因此，即便是并无电源提供而晶体管MD2的栅极电压及漏极电流大致为零时，也由于寄生二极管PD2中的逆向的泄漏电流，而电容CF的放电电流不成为零。

而且，电容CF的放电电流除了受到晶体管MD2的漏极电流及晶体管MD2的寄生二极管的影响以外，还受到旗标设定部10的泄漏抑制开关MSL的寄生二极管的影响。

图7是示意性地表示晶体管MSL的寄生二极管PD3的图。寄生二极管PD3以相对于电容CF而并列的方式在节点NVF与接地之间产生。

寄生二极管PD3中产生的逆向的泄漏电流与由放电部11所致的放电电流一起成为电容CF的放电电流。因此，即便是并无由放电部11所致的放电电流时，也由于寄生二极管PD3中的逆向的泄漏电流，而电容CF的放电电流不成为零。

再次参照图2，旗标判定部12包含施密特(Schmitt)反相器SI及反相器JI。施密特反相器SI根据节点NVF的电压电平，将L电平或H电平的判定信号DS提供给反相器JI。反相器JI将使判定信号DS反转的信号作为输出信号OUT而输出。

施密特反相器SI是输入输出具有迟滞特性的施密特触发反相器。施密特反相器SI具有输出电压从L(低)电平变化为H(高)电平时的输入阈值电压Vth_LH、及输出电压从H电平变化为L电平时的输入阈值电压Vth_HL(Vth_HL＞Vth_LH)。因此，即便是节点NVF为电源电压VDD及接地的中间电压时，也能避免贯穿电流而将输出二值化。

输出信号OUT从H电平变化为L电平、即判定信号DS从L电平变化为H电平的节点NVF的电压成为旗标判定的判定阈值电压Vth_jdg。因此，在有电源提供，且节点NVF的电压为判定阈值电压Vth_jdg以上时，判定信号DS成为L电平，输出信号OUT成为H电平。而且，在有电源提供，且节点NVF的电压小于判定阈值电压Vth_jdg时，判定信号DS成为H电平，输出信号OUT成为L电平。另一方面，在并无电源提供时，无论节点NVF的电压与判定阈值电压Vth_jdg的大小如何，输出信号OUT均成为L电平。

接下来，参照图8的时序图对本实施例的旗标保持电路100的动作进行说明。另外，有电源提供的期间的长度与无电源提供的期间相比非常短(例如，有电源提供的期间为10μsec级，无电源提供的期间为1sec级)，但此处以近似长度示意性地表示。

首先，旗标保持电路100在有电源提供的状态下，进行旗标“0”的写入。对旗标设定部10提供表示“0”的L电平的输入信号in。对晶体管MSP及晶体管MSN的栅极提供使输入信号in的逻辑电平反转的H电平的信号，晶体管MSP成为关断，晶体管MSN成为导通。由此，节点NFS成为接地附近的电位。

对泄漏抑制开关驱动器SD提供时钟信号clk及H电平的写入控制信号w_en。泄漏抑制开关驱动器SD将信号电平最大成为电源电压VDD的2倍的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极，使泄漏抑制开关MSL接通。

当泄漏抑制开关MSL成为接通时，将电容CF放电，节点NVF的电位成为接地附近。由于节点NVF的电位成为接地附近，因而由放电部11所致的放电电流成为零。而且，由于节点NVF的电位为接地附近，因而旗标判定部12输出L电平(接地电平)的输出信号OUT。

接着，旗标保持电路100在有电源提供的状态下，进行旗标“1”的写入。对旗标设定部10提供表示“1”的H电平的输入信号in。对晶体管MSP及晶体管MSN的栅极提供使输入信号in的逻辑电平反转的L电平的信号，晶体管MSP成为导通，晶体管MSN成为关断。由此，节点NFS成为电源电压VDD附近的电位。

对泄漏抑制开关驱动器SD提供时钟信号clk及H电平的写入控制信号w_en。泄漏抑制开关驱动器SD与此相应地，将信号电平最大成为电源电压VDD的2倍的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极，将泄漏抑制开关MSL控制为导通。

当泄漏抑制开关MSL成为导通时，将电容CF充电，节点NVF的电位成为电源电压VDD附近。虽然放电部11向接地流动固定的放电电流，但旗标设定部10对电容CF的充电更大，因而节点NVF维持电源电压VDD附近。旗标判定部12由于节点NVF为电源电压VDD附近，因而输出H电平的输出信号OUT。

接下来，旗标保持电路100在无电源提供的状态下，进行旗标“1”的保持动作。

当来自读写器的电波提供中断，从读写器向标签电路的电源提供消失时，L电平的写入控制信号w_en被提供给泄漏抑制开关驱动器SD。泄漏抑制开关驱动器SD与此相应地，将L电平的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极。由此，泄漏抑制控制开关MSL成为断开。

设定旗标“1”后，对电容CF进行电源电压VDD附近的电压的充电，因而节点NVF的电位成为电源电压VDD附近。此时，如图6所示那样，晶体管MD2的漏极电流缓缓减少，与由寄生二极管(PD2及PD3)产生的逆向的泄漏电流一起将电容CF缓缓放电。由此，节点NVF的电位缓缓降低。

在节点NVF低于旗标判定的判定阈值电压Vth_jdg的时刻之前，保持旗标“1”。从电源提供消失的时刻起到节点NVF低于旗标判定的判定阈值电压Vth_jdg的时刻为止成为旗标保持期间。

如以上那样，本实施例的旗标保持电路100的各部基于电源电压VDD而动作，电源系统单一。尤其旗标设定部10中，基于电源电压VDD而动作，并且泄漏抑制开关驱动器SD生成具有电源电压VDD的2倍的信号电平作为最大值的泄漏控制信号NCS，并提供给泄漏抑制开关MSL的栅极。为了使泄漏抑制开关MSL接通，需要使栅极电压的最大值大于源极-漏极电压的最大值，而根据本实施例的旗标保持电路100，能将电源电压VDD提供给泄漏抑制开关MSL的漏极，并且将具有2×VDD的信号电平的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极。

图9是表示与本实施例的旗标保持电路100不同的比较例的旗标保持电路的结构的电路图。比较例的旗标保持电路具有旗标设定部20、放电部21及旗标判定部22。

旗标设定部20在旗标“1”的设定时接受成为H电平的输入信号ctrl的提供。对于泄漏抑制开关MSW的栅极，经由以电源电压VDD作为动作电压的反相器INV1及反相器INV2，而施加使输入信号ctrl的信号电平为电源电压VDD电平的信号。此时，对于泄漏抑制开关MSW的漏极，经由以小于电源电压VDD的基准电压VREF作为动作电压的反相器INV3，而提供使输入信号ctrl的信号电平为基准电压VREF电平的信号。泄漏抑制开关MSW成为接通，由此电容CF经充电至基准电压VREF的电平为止。

比较例的旗标保持电路中，另外需要生成小于电源电压VDD的基准电压VREF的专用的调节器。RFID标签的电路总体需要利用从来自读写器的接收电波中拾取的电力来动作，分配给调节器的动作电力有限。若欲尽力减小调节器的动作电流而从电源电压VDD将基准电压VREF分压，则需要大量使用高电阻，而芯片面积增大。

相对于此，本实施例的旗标保持电路100中，泄漏抑制开关驱动器SD生成具有电源电压VDD的2倍的信号电平作为最大值的泄漏控制信号NCS，由此向泄漏抑制开关MSL的栅极提供大于漏极的电压，因而不需要用于生成基准电压VREF的专用的调节器。

RFID标签电路无法预先获知来自读写器的电波提供何时中断。而且，RFID标签电路需要仅利用将来自读写器的电波整流而得的有限电力动作，因而理想的是低电流动作。本实施例的旗标保持电路100中，无论电波何时中断均能在固定以上的期间内保持旗标。而且，无需另外设置专用的调节器，因而能以低动作电流动作，且避免芯片成本的增加。

因此，根据本实施例的旗标保持电路100，可抑制电路规模的增大，并且在电源提供消失后也在规定期间(具体而言，超过2秒的期间)内保持旗标。

[实施例2]

接下来，对实施例2的旗标保持电路200进行说明。本实施例的旗标保持电路200与实施例1的旗标保持电路100同样地，是搭载于RFID标签电路，且按照EPC的EPC^TMglobal标准来进行会话S2、会话S3及会话SL中的旗标的设定及保持的电路。

图10是表示本实施例的旗标保持电路200的结构的电路图。旗标保持电路200在具有刷新判定部13、三输入的NAND门RND及二输入的与(AND)门RAD的方面，与实施例1的旗标保持电路100不同。

刷新判定部13判定节点NVF的电位是否超过阈值电压Vth_ref，并输出判定结果。刷新判定部13的输入端连接于节点NVF，输出端连接于NAND门RND的一个输入端。

图11A是表示刷新判定部13的结构的电路图。刷新判定部13包含晶体管MRP、电流源IR及施密特反相器SIR。

晶体管MRP例如是由P通道型MOS晶体管所构成。晶体管MRP的源极连接于电压提供线(电源电压VDD)，漏极连接于节点NRI。晶体管MRP的栅极连接于节点NVF。

电流源IR的一端连接于节点NRI及晶体管MRP的漏极。电流源IR的另一端接地。电流源IR具有在晶体管MRP为导通时，限制晶体管MRP的源极-漏极间流动的电流的电流值，防止流动大电流的功能。

施密特反相器SIR是输入输出具有迟滞特性的施密特触发反相器。施密特反相器SIR具有输入电压从L电平变化为H电平时的阈值电压、及输入电压从H电平变化为L电平时的阈值电压。因此，即便是节点NRI为电源电压VDD及接地的中间电压时，也能避免贯穿电流而将输出二值化。

再次参照图10，刷新判定部13在节点NVF的电位(即，电容CF的充电电压)高于阈值电压Vth_ref时，输出H电平的输出信号NRF。另一方面，在节点NVF的电位低于阈值电压Vth_ref时，刷新判定部13输出L电平的输出信号NRF。

对NAND门RND的第一输入端提供输入信号in。对NAND门RND的第二输入端提供刷新控制信号rf_en。刷新控制信号rf_en为用于控制泄漏抑制开关驱动器SD的动作的二值信号，由逻辑电路(未图示)提供。对NAND门RND的第三输入端提供刷新判定部13的输出信号NRF。NAND门RND在提供给三输入端的信号均为H电平时输出L电平的信号，在任一个为L电平时输出H电平的信号。

对AND门RAD的第一输入端提供写入控制信号w_en。AND门RAD的第二输入端连接于NAND门RND的输出端，接受NAND门RND的输出信号的提供。AND门RAD在写入控制信号w_en及NAND门RND的输出信号均为H电平时，将H电平的信号输出至泄漏抑制开关驱动器SD的输入端。AND门RAD在写入控制信号w_en及NAND门RND的输出信号的任一者为L电平时，将L电平的信号输出至泄漏抑制开关驱动器SD的输入端。

NAND门RND及AND门RAD具有作为根据刷新判定部13的判定结果来控制泄漏抑制开关驱动器SD的动作的动作控制部的功能。即，在写入控制信号w_en及刷新控制信号rf_en均为H电平时，当NAND门RND接受刷新判定部13提供的L电平的输出信号NRF时，AND门RAD将H电平的信号提供给泄漏抑制开关驱动器SD的输入端。另一方面，当NAND门RND从刷新判定部13接受H电平的输出信号NRF的提供时，在输入信号in为H电平时，AND门RAD将L电平的信号提供给泄漏抑制开关驱动器SD的输入端。

接下来，对本实施例的旗标保持电路200的动作进行说明。

首先，旗标保持电路200在有电源提供的状态下，进行旗标“0”的写入。对旗标设定部10提供表示“0”的L电平的输入信号in。对晶体管MSP及晶体管MSN的栅极提供使输入信号in的逻辑电平反转的H电平的信号，晶体管MSP成为关断，晶体管MSN成为导通。由此，节点NFS成为接地附近的电位。

对NAND门RND的第一输入端提供L电平的输入信号in。由此，NAND门RND的输出信号成为H电平。

AND门RAD将与写入控制信号w_en相同逻辑的输出信号提供给泄漏抑制开关驱动器SD。在旗标“0”的写入时，写入控制信号w_en的信号电平为H电平，因而对泄漏抑制开关驱动器SD提供H电平的写入控制信号w_en。泄漏抑制开关驱动器SD将信号电平最大成为电源电压VDD的2倍的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极，使泄漏抑制开关MSL接通。

当泄漏抑制开关MSL接通时，将电容CF放电，节点NVF的电位成为接地附近。由于节点NVF的电位为接地附近，因而由放电部11所致的放电电流成为零。而且，由于节点NVF的电位为接地附近，因而旗标判定部12输出L电平(接地电平)的输出信号OUT。

接下来，旗标保持电路200在有电源提供的状态下，进行旗标“1”的写入。对旗标设定部10提供表示“1”的H电平的输入信号in。而且，在写入开始时，从逻辑电路(未图示)对旗标设定部10提供L电平的刷新控制信号rf_en。

对晶体管MSP及晶体管MSN的栅极提供使输入信号in的逻辑电平反转的L电平的信号，晶体管MSP成为接通，晶体管MSN成为关断。由此，节点NFS成为电源电压VDD附近的电位。

对NAND门RND的第二输入端提供L电平的刷新控制信号rf_en。由此，NAND门RND的输出信号成为H电平。

AND门RAD将与写入控制信号w_en相同逻辑的输出信号提供给泄漏抑制开关驱动器SD。在旗标的写入时，写入控制信号w_en的信号电平为H电平，因而对泄漏抑制开关驱动器SD提供H电平的写入控制信号w_en。泄漏抑制开关驱动器SD与此相应地，将信号电平最大成为电源电压VDD的2倍的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极，将泄漏抑制开关MSL控制为接通。

当泄漏抑制开关MSL成为接通时，将电容CF充电，节点NVF的电位成为电源电压VDD附近。虽然放电部11向接地流动固定的放电电流，但旗标设定部10对电容CF的充电更大，因而节点NVF的电位维持在电源电压VDD附近。旗标判定部12由于节点NVF的电位为电源电压VDD附近，因而输出H电平的输出信号OUT。

当从写入开始起，经过将节点NVF(即，电容CF的充电电压)充电至电源电压VDD附近的时间时，逻辑电路(未图示)将刷新控制信号rf_en的信号电平切换为H电平。

成为对NAND门RND的第一输入端提供H电平的输入信号in，对第二输入端提供H电平的刷新控制信号rf_en的状态。NAND门RND输出使刷新判定部13的输出信号NRF的逻辑反转的信号。

刷新判定部13在节点NVF的电位高于阈值电压Vth_ref时输出H电平的输出信号NRF，在低于阈值电压Vth_ref时输出L电平的输出信号NRF。因此，在节点NVF的电位高于阈值电压Vth_ref时，NAND门RND的输出信号成为L电平，AND门RAD的输出信号成为L电平。另一方面，在节点NVF的电位低于阈值电压Vth_ref时，NAND门RND的输出信号成为H电平，AND门RAD的输出信号成为H电平。

这样，当节点NVF的电位(即，电容CF的充电电压)高于阈值电压Vth_ref时，AND门RAD的输出信号成为L电平，对泄漏抑制开关驱动器SD输入L电平的信号。因此，泄漏抑制开关驱动器SD生成L电平的泄漏控制信号NCS并提供给泄漏抑制开关MSL的栅极。由此，泄漏抑制开关MSL成为断开，因而电容CF的充电动作停止。

然后，当由于充电动作的停止而放电动作占优势，节点NVF的电位变得低于阈值电压Vth_ref时，AND门RAD的输出信号成为H电平，对泄漏抑制开关驱动器SD输入H电平的信号。因此，泄漏抑制开关驱动器SD生成H电平的泄漏控制信号NCS并提供给泄漏抑制开关MSL的栅极。由此，泄漏抑制开关MSL成为接通，因而再次进行电容CF的充电。

如以上那样，本实施例的旗标保持电路200在开始充电动作而经过规定时间后，节点NVF的电位超过阈值电压Vth_ref时，停止充电动作。另外，在节点NVF的电位降低至阈值电压Vth_ref时，再次进行充电。

因此，只要有电源提供，则节点NVF的电位确保阈值电压Vth_ref以上。即，节点NVF的电位成为在电源提供即将停止之前，维持阈值电压Vth_ref以上的电压电平的状态。因此，若电容CF的充电电压从Vth_ref到放电至旗标判定的判定阈值电压Vth_jdg为止的期间超过2秒，则能确保超过2秒的旗标保持期间。

图11B是表示刷新判定的阈值电压Vth_ref与旗标判定的判定阈值电压Vth_jdg的关系的图。若设电源提供停止的时刻的电容CF的充电电压为Vth_ref，则只要从所述时刻起到电容CF的充电电压放电至旗标判定的判定阈值电压Vth_jdg的电平为止的期间(图所示的t_ref到t_hd)超过2秒，则能确保按照EPC的EPC^TMglobal标准的会话S2、会话S3及会话SL中的旗标保持期间。

本实施例的旗标保持电路200中，与实施例1的旗标保持电路100同样地，泄漏抑制开关驱动器SD生成具有VDD的2倍的信号电平的泄漏控制信号NCS并提供给泄漏抑制开关MSL的栅极，因而无需另外设置专用的调节器。因此，根据本实施例的旗标保持电路200，可抑制电路规模的增大并且进行旗标的设定及保持。

而且，本实施例的旗标保持电路200中，开始电容CF的充电后，经过规定期间后停止充电动作，每当节点NVF的电位低于阈值电压Vth_ref时使泄漏抑制开关驱动器SD动作而进行电容CF的再次充电。因此，能大幅削减动作电流。

例如，与本实施例的旗标保持电路200不同，若在旗标1的写入时对泄漏抑制开关驱动器SD持续施加时钟信号clk，则泄漏抑制开关驱动器SD内的NAND门或反相器中持续产生贯穿电流。

相对于此，本实施例的旗标保持电路200中，由泄漏抑制开关驱动器SD的动作所得的贯穿电流以电容CF的充电电压从电源电压VDD附近放电而降低至阈值电压Vth_ref为止的时间间隔(图11B的0～t_ref)而产生。由贯穿电流所致的动作电流的有效值由下述式(1)表示。

[数1]

例如，若设时钟信号clk的频率为1MHz(周期：1μsec)，自电源电压VDD附近放电至阈值电压Vth_ref为止的时间间隔(t1－t0)为1秒，1次充电需要16时钟，则由贯穿电流所致的动作电流的有效值能降低至1/250(＝4/1000：16×10^-6的平方根)左右。

因此，根据本实施例的旗标保持电路200，可抑制动作电流，并且在固定以上的期间(例如，超过2秒的期间)内保持旗标。

另外，本发明不限定于所述实施方式。例如，所述实施例中，对泄漏抑制开关驱动器SD生成信号电平以最大值成为电源电压VDD的2倍的方式变化的泄漏控制信号NCS并提供给泄漏抑制开关MSL的栅极的结构进行了说明。但是，泄漏控制信号NCS的信号电平不限于电源电压VDD的2倍。即，泄漏抑制开关驱动器SD只要以使泄漏抑制开关MSL的栅极电压大于源极-漏极电压的方式，将具有比电源电压VDD更大的信号电平的泄漏控制信号NCS提供给泄漏抑制开关MSL的栅极即可。

而且，所述实施例中，对将由N通道型MOS晶体管形成的泄漏抑制开关MSL的源极连接于节点NVF，将漏极连接于节点NFS的情况进行了说明。但是，泄漏抑制开关MSL的源极及漏极只要任一者连接于节点NFS，另一者连接于节点NVF即可。

而且，所述实施例中，对晶体管MDS的漏极连接于电流源ID的另一端，源极连接于节点NVD的情况进行了说明。但是，晶体管MDS的源极及漏极只要任一者连接于电流源ID，另一者连接于节点NVD即可。