阅读说明：本技术 小功率片内整流桥电路 (Small-power on-chip rectifier bridge circuit ) 是由 赵寿全 刘桂芝 于 2019-10-17 设计创作，主要内容包括：本发明涉及整流电路领域,公开了小功率片内整流桥电路,包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一驱动控制电路和第二驱动控制电路,第一PMOS管的栅极和源极短接,第二PMOS管的栅极和源极短接,第一PMOS管的源极电连接第二PMOS管的源极,第一PMOS管的漏极电连接第一NMOS管的漏极,第二PMOS管的漏极电连接第二NMOS管的漏极,第一NMOS管的源极与第二NMOS管的源极均接地,第一驱动控制电路控制第一NMOS管的通断,第二驱动控制电路控制第二NMOS管的通断,第一NMOS管的漏极电连接第一交流输入端,第二NMOS管的漏极电连接第二交流输入端。本发明中交流电分别经第一PMOS管或者第二PMOS管输出直流信号,从而降低压降,提高整流效率。(The invention relates to the field of rectifier circuits, and discloses a small-power on-chip rectifier bridge circuit which comprises a first NMOS (N-channel metal oxide semiconductor) tube, a second NMOS tube, a first PMOS (P-channel metal oxide semiconductor) tube, a second PMOS tube, a first drive control circuit and a second drive control circuit, wherein the grid electrode and the source electrode of the first PMOS tube are in short circuit, the grid electrode and the source electrode of the second PMOS tube are in short circuit, the source electrode of the first PMOS tube is electrically connected with the source electrode of the second PMOS tube, the drain electrode of the first PMOS tube is electrically connected with the drain electrode of the first NMOS tube, the drain electrode of the second PMOS tube is electrically connected with the drain electrode of the second NMOS tube, the source electrode of the first NMOS tube and the source electrode of the second NMOS tube are both grounded, the first drive control circuit controls the on-off of the first NMOS tube, the second drive control circuit controls the on-off of the second NMOS tube, the drain electrode of the. According to the invention, alternating current outputs direct current signals through the first PMOS tube or the second PMOS tube respectively, so that the voltage drop is reduced, and the rectification efficiency is improved.)

小功率片内整流桥电路

技术领域

本发明涉及整流电路领域，具体涉及小功率片内整流桥电路。

背景技术

传统的整流桥电路主要有四个二极管组成，利用二极管的单向导通特性将交流电整流为直流输出，但二极管在导通时存在导通压降，大约在0.6V，基于多个二极管构成的整流电路中存在很大的功率损失，而且也会使运行温度抬升。

开关MOSFET和有源整流桥控制芯片组合的整流电路利用开关管MOSFET较低的导通压降改善了二极管固有压降所带来的功率损失问题。但在这种架构存在分离器件使用较多，PCB布局复杂的缺陷，同时有源整流桥控制芯片的高复杂性带来较高的成本压力。

发明内容

鉴于背景技术的不足，本发明是提供了小功率片内整流桥电路，所要解决的技术问题是现有二极管整流桥电路由于二极管本身的导通压降在运行中存在很大的功率损失；开关MOSFET和有源整流桥控制芯片组合的整流电路成本高。

为解决以上技术问题，本发明提供了如下技术方案：小功率片内整流桥电路，包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一驱动控制电路和第二驱动控制电路。

第一PMOS管的栅极和源极短接，第二PMOS管的栅极和源极短接，第一PMOS管的源极电连接第二PMOS管的源极，第一PMOS管的漏极电连接第一NMOS管的漏极，第二PMOS管的漏极电连接第二NMOS管的漏极，第一NMOS管的源极与第二NMOS管的源极均接地，第一驱动控制电路控制第一NMOS管的通断，第二驱动控制电路控制第二NMOS管的通断，第一NMOS管的漏极电连接第一交流输入端，第二NMOS管的漏极电连接第二交流输入端。

进一步，第一驱动控制电路包括电阻R1、第三NMOS管和第一稳压单元，第三NMOS管的源极和漏极并联电阻R1，第三NMOS管的漏极电连接第二交流输入端，第三NMOS管的源极分别电连接第一NMOS管的栅极和第一稳压单元，第三NMOS管的栅极和源极短接。

作为优选，第一稳压单元为稳压二极管D1，第三NMOS管的源极通过稳压二极管D1接地。实现第一NMOS管的栅源电压在器件的耐压可控范围之内。

其中，第三NMOS管能替换为第三PMOS管，第三PMOS管的栅极和源极短接。

进一步，第二驱动控制电路包括电阻R2、第四NMOS管和第二稳压单元，第四NMOS管的源极和漏极并联电阻R2，第四NMOS管的漏极电连接第一交流输入端，第四NMOS管的源极分别电连接第二NMOS管的栅极和第二稳压单元，第四NMOS管的栅极和源极短接。

作为优选，第二稳压单元是稳压二极管D2，第四NMOS管的源极通过稳压二极管D2接地。实现第二NMOS管的栅源电压在器件的耐压可控范围之内。

其中，第四NMOS管可以替换为第四PMOS管，第四PMOS管的栅极和源极短接。

进一步，在同一块晶圆衬底上能集成安装小功率片内整流桥电路和主芯片电路，小功率片内整流桥电路向主芯片电路提供工作电压，实现集成化，小型化生产。

在第一驱动电路和第二驱动电路中，NMOS管的栅极和源极短接，通过两驱动电路的NMOS管可以实现第一NMOS管和第二NMOS管的快速导通和关闭，进而有效抑制振铃现象的出现，实现整流效率的提升。

第一PMOS管和第二PMOS管的栅极和源极短接后，在漏极有正向电压输入时，第一PMOS管和第二PMOS管导通，此时正向电压通过PMOS管本身的寄生二极管输出电压，该寄生二极管的压降小于二极管的导通压降。

本发明与现有技术相比所具有的有益效果是：通过第一PMOS管和第二PMOS管能有效降低整流时的输出压降，降低导通损失，提高整流效率。其次，使用第一NMOS管和第二NMOS管可以消除元器件之间的潜在漏电问题。最后，通过第三NMOS管和第四NMOS管能快速打开和关闭第一NMOS管和第二NOMS管，抑制振铃现象的出现，更进一步提高整流效率。

附图说明

本发明有如下附图：

图1为本发明的结构示意图；

图2为本发明的第一驱动电路示意图；

图3为本发明的第二驱动电路示意图；

图4为本发明的电路示意图。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

如图1-4所示，小功率片内整流桥电路包括第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第二PMOS管M4、第一驱动控制电路100和第二驱动控制电路102。

第一PMOS管M3的栅极和源极短接，第二PMOS管M4的栅极和源极短接，第一PMOS管M3的源极电连接第二PMOS管M4的源极，第一PMOS管M3的漏极电连接第一NMOS管M1的漏极，第二PMOS管M4的漏极电连接第二NMOS管M2的漏极，第一NMOS管M1的源极与第二NMOS管M2的源极均接地，第一驱动控制电路100控制第一NMOS管M1的通断，第二驱动控制电路102控制第二NMOS管M2的通断，第一NMOS管M1的漏极电连接第一交流输入端AC1，第二NMOS管M2的漏极电连接第二交流输入端AC2。

进一步，第一驱动控制电路100包括电阻R1、第三NMOS管M5和第一稳压单元104，第三NMOS管M5的源极和漏极并联电阻R1，第三NMOS管M5的漏极电连接第二交流输入端AC2，第三NMOS管M5的源极分别电连接第一NMOS管M1的栅极和第一稳压单元104，第三NMOS管M5的栅极和源极短接。

作为优选，第一稳压单元104为稳压二极管D1，第三NMOS管M5的源极通过稳压二极管D1接地。实现第一NMOS管M1的栅源电压在器件的耐压可控范围之内。

其中，第三NMOS管M5能替换为第三PMOS管，第三PMOS管的栅极和源极短接，替换后，第三PMOS管的源极电连接第二交流输入端AC2，第三PMOS管的漏极分别电连接第一NMOS管M1的栅极和稳压二极管D1。

进一步，第二驱动控制电路102包括电阻R2、第四NMOS管M6和第二稳压单元105，第四NMOS管M6的源极和漏极并联电阻R2，第四NMOS管M6的漏极电连接第一交流输入端AC1，第四NMOS管M6的源极分别电连接第二NMOS管M2的栅极和第二稳压单元105，第四NMOS管M6的栅极和源极短接。

作为优选，第二稳压单元105是稳压二极管D2，第四NMOS管M6的源极通过稳压二极管D2接地。实现第二NMOS管M2的栅源电压在器件的耐压可控范围之内。

其中，第四NMOS管M6能替换为第四PMOS管，第四PMOS管的栅极和源极短接，替换后，第四PMOS管的源极电连接第一交流输入端AC1，第四PMOS管的漏极分别电连接第二NMOS管M2的栅极和稳压二极管D2。

进一步，在同一块晶圆衬底上能集成安装小功率片内整流桥电路和主芯片电路101，小功率片内整流桥电路向主芯片电路101提供工作电压，实现集成化，小型化生产。

在第一驱动电路100和第二驱动电路102中，NMOS管的栅极和源极短接，通过两驱动电路的NMOS管可以实现第一NMOS管M1和第二NMOS管M2的快速导通和关闭，进而有效抑制振铃现象的出现，实现整流效率的提升。

第一PMOS管M3和第二PMOS管M4的栅极和源极短接后，在漏极有正向电压输入时，第一PMOS管M3和第二PMOS管M4导通，此时正向电压通过PMOS管本身的寄生二极管输出电压，该寄生二极管的压降小于二极管的导通压降。

本发明工作原理如下：在第一交流输入端AC1输入高电平、第二交流输入端AC2输入低电平时，第一交流输入端AC1通过电阻R2抬升第二NMOS管M2的栅极电位，开启第二NMOS管M2；第二交流输入端AC2通过电阻R1拉低第一NMOS管M1的栅极电位，关闭第一NMOS管M1；此时第一交流输入端AC1通过第一PMOS管M3的寄生二极管为VDC传递能量。

在第二交流输入端AC2输入高电平、第一交流输入端AC1输入低电平时，第二交流输入端AC2通过电阻R1抬升第一NMOS管M1的栅极电位，开启第一NMOS管M1；第一交流输入端AC1通过电阻R2拉低第二NMOS管M2的栅极电位，关闭第二NMOS管M2；此时第二交流输入端AC2通过第二PMOS管M4的寄生二极管为VDC传递能量。

通过第一PMOS管M3和第二PMOS管M4实现较低的源漏电压，该电压远低于二极管固有压降(约0.6V)，从而实现较小的功率损失，提高系统的输出效率。使用第一NMOS管M1和第二NMOS管M2，同时消除了各元器件隔离之间的漏电潜在问题。

与R1并联的第三NMOS管M5和与R2并联的第四NMOS管M6，采用栅极和源极短接。第三NMOS管M5和第四NMOS管M6有两个作用：第一，在第一NMOS管M1或第二NMOS管M2开启时，利用第三NMOS管M5和第四NMOS管M6栅漏之间的寄生电容和源漏之间的寄生电容对第一NMOS管M1或第二NMOS管M2的栅极进行快速抬升，实现快速导通；第二，在第一NMOS管M1或第二NMOS管M2关断时，利用第三NMOS管M5和第四NMOS管M6寄生的二极管对第一NMOS管M1或第二NMOS管M2的栅极进行快速放电，实现快速断开。第三NMOS管M5和第四NMOS管M6实现了第一NMOS管M1或第二NMOS管M2的快速开启和关断，进而抑制振铃现象的出现，进一步提高整流效率。

上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。