具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

如图2所示，图2为本申请一种可选地实施方式中的大电容预充电路的结构示意图。本申请在一方面公开了一种大电容预充电路，该大电容预充线路包括至少一个一级预充电路1；该一级预充电路1包括第一晶体管Q1、第二晶体管Q2和第一限流电阻Ra；该第一晶体管Q1的基极与控制单元的第一控制端口2连接，该第一晶体管Q1的第一端与该第二晶体管Q2的基极连接，该第一晶体管Q1的第二端接地；该第二晶体管Q2的第一端与该第一限流电路的第一端连接，该第二晶体管Q2的第二端与电源3连接；该第一限流电阻Ra的第二端与电容集4连接，以使该电源3通过该一级预充电路1对该电容集4进行预充。可选的，该第一晶体管Q1为NPN三极管，第二晶体管Q2为PNP三极管，根据需要也可以设置为其他类型，由于本申请的预充电路中设置了多个晶体管和限流电阻，从而可以稳定地控制该电路的导通以及关闭，且在限流电阻的作用下，可以有效缓冲大电流对电容集4的冲击，提高了器件的寿命。

虽然现有技术中也有采用如图3所示的电路对大电容进行预充，但其是通过继电器来进行控制的，即当需要进行预充时，通过继电器、电阻R、MOS管(FET1和FET2)、电感L1来实现的，但由于其使用继电器来进行控制，具有成本较高、占用空间大以及质量大的缺点，继电器会占用电控单元布局空间，可能会以牺牲性能为代价满足空间的要求。

可选的，本申请中的各个晶体管以及MOS管的各个极可以是附图中的连接方式，根据需要也可以是其他连接方式，只要能够实现本申请的预充电路的效果即可，在此不做限定。

可选的，该电容集4包括并联的6个电容，当然，根据需要，也可以是4个、5个、7个等，在此不做限定。

于一种可选的实施方式中，参阅图4，图4为本申请另一种可选地实施方式中的大电容预充电路的结构示意图。该一级预充电路1还包括第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4；该第一电阻R1的第一端与该第一控制端口2连接，该第一电阻R1的第二端与与该第一晶体管Q1的基极连接；该第二电阻R2的第一端与该第一电阻R1的第二端连接，该第二电阻R2的第二端与该第一晶体管Q1的第二端连接；该第三电阻R3的第一端与该第一晶体管Q1的第一端连接，该第三电阻R3的第二端与该第二晶体管Q2的基极连接；该第四电阻R4的第一端与该第三电阻R3的第二端连接，该第四电阻R4的第二端与该第二晶体管Q2的第二端连接。

可选的，该电路还可以是只包括上述第一电阻R1和第三电阻R3的作用是限流；第二电阻R2和第四电阻R4是为了给对应连接并联的三极管提供偏置电压,如第二电阻R2给第一晶体管Q1提供偏置电压，第四电阻R4给第二晶体管Q2提供偏置电压。

可选的，靠近第二晶体管Q2的第二端的线路上设有第一检测点AD1；电容集4上设有第二检测点AD2。

需要说明的是，该第一限流电阻Ra可以如图4所示的一个电阻构成，也可以是由两个并联的电阻构成，只要电阻功率能够满足预设要求即可，下文中涉及到的第二限流电阻Rb、第三限流电阻Rc也是如此，在此不做限定，限流电阻还能够有效提升散热效果，从而提高系统可靠性。初始充电时，第二检测点AD2处的电压为0，第一检测点AD1处的检测电压为V1，该一级预充电路1充电时的最大电流为I_max＝V1/Ra，其中，V1为电源3的电压，Ra为第一限流电阻Ra的电阻；可选的，随着充电进程持续推进，AD2的电压逐渐升高，从而使得AD2的电压与AD1的电压之差逐渐减少，后续可以基于二者的压差值来作为判断条件，进而确定是否开启其他的预充电路，具体方案详见下文描述。

于一种可选的实施方式中，参与图5，图5为本申请另一种可选地实施方式中的大电容预充电路的结构示意图。该电路包括并联的第一一级预充电路101和第二一级预充电路102；该第一一级预充电路101的电路结构与该第二一级预充电路102的电路结构相同；该第一一级预充电路101的第一晶体管Q1的基极与该第一控制端口2连接；该第二一级预充电路102的第一晶体管Q1的基极与该控制单元的第二控制端口6连接；该第一一级预充电路101的第一限流电阻Ra的阻值大于该第二一级预充电路102的第一限流电阻Ra的阻值，以使当该大电容预充电路中的电流大于预设电流时，通过该第一控制端口2控制该第一一级预充电路101工作；否则，通过该第二控制端口6控制该第二一级预充电路102工作。基于本申请的图5所示的电路，可以根据不同的充电电流而灵活采用不同阻值的限流电阻对充电电流进行限制，从而能够有效提高充电的灵活性，避免大电流对电容集4的冲击。

可选的，该预充电路还可以基于所述电源3的电压来先确定是基于第一一级预充电路101充电还是第二一级预充电路102，当电源3的电压大于预设电压时，可以基于第一一级预充电路101充电。

如果使用固定的限流电阻进行充电控制，随着充电量的增加，充电速度随着充电过程会逐渐减小，不能满足快充要求。为了避免上述情况，本申请的上述电路还能够实现对电流的分段控制，即可以根据需要调整充电电流，即当刚开始充电时，可以基于第一一级预充电路101对电容集4进行预充，当第二检测点AD2的电压达到预设阈值或者电路中的电流小于预设阈值时或者第一检测点AD1的电压与第二检测点AD2的电压之差小于第三预设阈值时，可以关闭第一一级预充电路101，开启第二一级预充电路102，从而可以提高充电速率。

当然，该一级预充电路1不仅可以设置为两个，还可以包括第三一级预充电路1、第四一级预充电路1等N个一级预充电路1，该N为大于等于5的整数，该N个一级预充电路1中的第一限流电阻Ra的阻值均不同，以满足不同充电速率以及充电电流的需求。

于一种可选的实施方式中，如图6所示，图6为本申请另一种可选地实施方式中的大电容预充电路的结构示意图。该电路还包括二级预充电路5；该二级预充电路5包括第一稳压管Z1、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6和第二限流电阻Rb；该第一稳压管Z1的阴极与该第二晶体管Q2的第一端连接，该第一稳压管Z1的阳极与该第三晶体管Q3的第一端连接；该第三晶体管Q3的第二端与该第四晶体管Q4的基极连接，该第三晶体管Q3的基极与该电容集4连接；该第四晶体管Q4的第一端与该第五晶体管Q5的基极连接，该第四晶体管Q4的第二端接地；该第五晶体管Q5的第一端与该第二晶体管Q2的第一端连接，该第五晶体管Q5的第二端通过该第二限流电阻Rb与该电容集4连接；该第六晶体管Q6的基极与该控制单元的第三控制端口连接，该第六晶体管Q6的第一端与该第四晶体管Q4的基极连接，该第六晶体管Q6的第二端与接地；该第二限流电阻Rb的阻值小于该第一限流电阻Ra的阻值，以使当第一检测点AD1的电压与第二检测点AD2的电压之差小于第一预设阈值时，通过该第一控制端口2控制该一级预充电路1工作，并通过该第三控制端口控制该二级预充电路5工作。可选的，如图6所示的电路可以根据需要进行控制，可选的，当电流较大，为了降低大电流的冲击，可以同时使第一控制端口2和第二控制端口6驱动打开对应的晶体管，即一级预充电路1和二级预充电路5同时工作；可选的，该第二控制端口6输出的电压可以设置为默认的开启第六晶体管Q6的电平，简化控制控制过程；可选的，还可以根据需要，只有当预充电路中的电流小于预设阈值时，才使第二控制端口6输出低电平，控制第六晶体管Q6导通，进而使得该二级预充电路5工作。

可选的，该第三晶体管Q3为PNP三极管，第四晶体管Q4为NPN三极管，第五晶体管Q5为PNP三极管，第六晶体管Q6为NPN三极管，根据需要也可以设置为其他类型。参阅图6，当一级预充电路1和二级预充电路5同时工作时，该电路中充电过程中的最大电流为I_max＝(V1-VAD2)/Ra+(V1-VAD2)/Rb，其中，V1为电源3的电压，VAD2为第二检测点的电压，Rb为第二限流电阻Rb的电阻。

于一种可选的实施方式中，如图7所示，图7为本申请另一种可选地实施方式中的大电容预充电路的结构示意图。该大电容预充电路包括依次串联的第一MOS管FET1、第二MOS管FET2和电感L1；该第一MOS管FET1与该电源3连接；该电感L1与该电容集4连接；该第四晶体管Q4的第一端与该第一MOS管FET1的基极连接，以使当该二级预充电路5工作时，该第四晶体管Q4能够提供截止该第一MOS管FET1的电压，从而使得当该电路中电容集4处的电压VAD2与VAD3之间的电压差大于预设阈值时，其中，VAD3为AD3处的电压，即此时，预充电路中的电流仍较大，由于第四晶体管Q4与第一MOS管FET1的基极连接，从而能够提供一个截止电平，这时候，当AD4电压未达到二级预充控制模块停止工作时电压，如果存在一个非预期的电平打开第一MOS管FET1，此时V2会通过第一MOS管FET1、第二MOS管FET2、L1直接给电容C1-C6充电，从而产生电流冲击，由于本预充装置中，在二级预充电路5工作时，第四晶体管Q4打开，可以通过图7中虚线线路强制将第一MOS管FET1的控制端电平置于低电平，因此，第一MOS管FET1接收到非预期控制电平时，第一MOS管FET1由于被二级预充控制模块强制关闭，不会产生电流冲击；该种硬件容错机制的电路设计能够有效提高电路的稳定性。

可选的，参阅图7，该大电容预充电路还包括第三MOS管FET3，该第三MOS管FET3的第一端与电源3连接，第三MOS管FET3的第二端与第二晶体管Q2的第二端连接，第三MOS管FET3的基极与驱动电路连接，以提高该电路的适用范围。

可选的，如图7所示，该大电容预充电路还包括第一保险丝7和第二保险丝8，其中，第一保险丝7位于第三MOS管FET3与电源3之间，第二保险丝8位于电源3与第一MOS管FET1之间，以避免由于电源3不稳定等情况造成的大电流冲击该预充电路的情况，提高的预充电路的稳定性。

可选的，该电路还包括防反接二极管，每个MOS管与一个二极管并联，该二极管可以是体二级管，也可以是单独的器件，具有防反接的作用。

于一种可选的实施方式中，参阅图6，该二级预充电路5包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10和第十一电阻R11和第十二电阻R12；该第五电阻R5的第一端与该第一稳压管Z1的阳极连接，该第五电阻R5的第二端该第三晶体管Q3的基极连接；该第六电阻R6的第一端与该第三晶体管Q3的基极连接，该第六电阻R6的第二端与该电容集4连接；该第七电阻R7的第一端与该第三晶体管Q3的第二端连接，该第七电阻R7的第二端与该第四晶体管Q4的基极连接；该第八电阻R8的第一端与该第四晶体管Q4的基极连接，该第八电阻R8的第二端接地；该第九电阻R9的第一端与该第二晶体管Q2的第一端连接，该第九电阻R9的第二端与该第五晶体管Q5的基极连接；该第十电阻R10的第一端与第五晶体管Q5的基极连接，该第十电阻R10的第二端与该第四晶体管Q4的第一端连接；该第三控制端口通过该第十一电阻R11与该第六晶体管Q6连接；该第十二电阻R12的第一端与第六晶体管Q6的基极连接，第十二电阻R12的第二端接地。可选的，上述第六电阻R6、第七电阻R7、第十电阻R10和第十一电阻R11的作用是限流；第五电阻R5、第八电阻R8、第九电阻R9和第十二电阻R12是为了给对应连接并联的三极管提供偏置电压。

需要说明的是，上述二级预充电路5可以根据需要设置多个子二级预充电路，多个子二级预充电路之间并联，每个子二级预充电路的电路的基本结构相同，根据需要，其可以适应性的改变电路中电阻的阻值，但并联的子二级预充电路中的每个电路的第二电流电阻的阻值均是不同的，便于适用不同预充电路的电流；可选的，每个子二级预充电路不同时工作，根据需要，可以通过控制对应的第二控制端口6的电平来控制该子二级预充电路的工作状态。

可选的，第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第六晶体管Q6分别为PNP三极管、NPN三极管、PNP三极管和NPN三极管，根据需要也可以设置为其他类型。当一级预充电路1和二级预充电路5同时工作时(参阅图6)，该电路中充电过程中的最大电流为I_max＝(V1-VAD2)/Ra+(V1-VAD2)/Rb，其中，V1为电源3的电压，VAD2为第二检测点AD2的电压，Rb为第二限流电阻Rb的电阻，当电路为如图7所示的电路时，该电路中充电过程中的最大电流为I_max＝(V1-△V1-VAD2)/Ra+(V1-△V1-VAD2)/Rb，其中，△V1为第三MOS管FET3上的压降。

可选的，参阅图7，当AD3处的电压与AD2处的电压之间的差值小于第一稳压管Z1的电压与第三晶体管Q3的压降之差时，会使得第一稳压管Z1截止，从而使得第三晶体管Q3、第四晶体管Q4、第五晶体管Q5截止，即二级预充电路5停止工作，此时该预充电路可以只通过一级预充电路1对电容集4进行充电，例如，电源3的输出电压为12V，当AD3处的电压与AD2处的电压之间的差值小于5V时，二级预充电路5停止工作。

于一种可选的实施方式中，如图8所示，为本申请另一种可选地实施方式中的大电容预充电路的结构示意图。为了进一步在保证充电效率的同时，简化电路的控制，该预充电路包括三级预充电路9；该三级预充电路9包括第七晶体管Q7、第八晶体管Q8、第二稳压管Z2和第三限流电阻Rc；该第七晶体管Q7的基极与该第八晶体管Q8的第一端连接，该第七晶体管Q7的第一端与该第二晶体管Q2的第一端连接，该第七晶体管Q7的第二端通过该第三限流电阻Rc与该电容集4连接；该第八晶体管Q8的基极与该第二稳压管Z2的阳极连接，该第八晶体管Q8的第二端接地；该稳压管的阴极与该电容集4连接；该第三限流电阻Rc的阻值小于该第二限流电阻Rb的阻值，以使当第一检测点AD1的电压与第二检测点AD2的电压之差小于第二预设阈值时，且当第二检测点AD2的电压大于第一压降，该第一压降为该第二稳压管Z2的压降和该第八晶体管Q8的压降之差时，该大电容预充电路通过该一级预充电路1和该三级预充电路9对该电容集4进行预充,由于第二检测点AD2的电压大于第一压降，从而使得第八晶体管Q8导通，从而使得第七晶体管Q7导通，此时，该预充电路输出的V1可以通过第三MOS管FET3、第二晶体管Q2、第七晶体管Q7和第三限流电阻Rc给电容集4充电；可选的，在该预充过程中，可以通过一级预充电路1和三级预充电路9给电容集4进行充电，提高了充电效率。

可选的，当该预充电路为如图8所示的电路，即包括一级预充电路、二级预充电路和三级预充电路；当电路中的电流为I1时，该预充电路可基于一级预充电路和二级预充电路对电容集进行充电；当电路中的电流为I2时，该预充电路可基于一级预充电路和三级预充电路对电容集进行充电；当然，由于三级预充电路可以包括并联的N个子预充电路，当电路中的电流为In时，该预充电路可基于一级预充电路和第N个子预充电路对电容集进行充电,其中，I1<I2<……<In；n为大于等于3的整数；N为大于等于2的整数；由于上述预充电路通过组合稳压管、限流电阻、三极管等器件，实现了预充电流多段可控，满足不同充电速度的要求；且以输入电源的电压V1与电容集电压VAD2之间的压差作为预充电路的输入，能够自动适应电压波动，提升了预充装置灵敏度。

于一种可选的实施方式中，该三级预充电路9还包括第十三电阻R13、第十四电阻R14、第十五电阻R15和第十六电阻R16；该第十三电阻R13的第一端与该第八晶体管Q8的基极连接，该第十三电阻R13的第二端接地；该第十四电阻R14的第一端与该第八晶体管Q8的第一端连接，该第十四电阻R14的第二端与该第七晶体管Q7的基极连接；该第十五电阻R15的第一端与该第二晶体管Q2的第一端连接，该第十五电阻R15的第二端与该第七晶体管Q7的基极连接；该第二稳压管Z2通过第十六电阻R16与电容集4连接。可选的，上述第十四电阻R14和第十六电阻R16的作用是限流；第十三电阻R13和第十五电阻R15是为了给对应连接并联的三极管提供偏置电压。

需要说明的是，上述三级预充电路9可以根据需要设置多个子三级预充电路，多个子三级预充电路之间并联，每个子三级预充电路的电路的基本结构相同，根据需要，其可以适应性的改变电路中电阻的阻值，但并联的子三级预充电路中的每个电路的第三限流电流电阻的阻值均是不同的，便于适用不同预充电路的电流；可选的，每个子三级预充电路不同时工作，根据需要，可以通过三级预充电路中的晶体管、稳压管以及电阻的不同性能的配置来控制该子三级预充电路的工作状态，例如，改变第十三电阻R13、第十四电阻R14、第十五电阻R15以及第十六电阻R16的阻值或者稳压管的压降、晶体管的压降。

可选的，第七晶体管Q7和第八晶体管Q8分别为PNP三极管和NPN三极管，根据需要也可以设置为其他类型。当一级预充电路1和三级预充电路9同时工作时(参阅图8)，该电路中充电过程中的最大电流为I_max＝(V1-△V1-VAD2)/Ra+(V1-△V1-VAD2)/Rc，其中，Rc为第三限流电阻Rc的电阻。

需要说明的是，采用上述任一种实施方案的预充电路时，当AD2处的电压达到一定限制时，预充过程完成，此时，第一控制端口2输出截止第一晶体管Q1的电平，可以是低电平，从而关闭一级预充电路1。可选的，本申请可以采用上述通过监控第一检测点AD1和第二检测点AD2的电压来作为确定开启预充电路的类型，即是一级预充电路1和二级预充电路5，还是一级预充电路1和三级预充电路9等，当然，本申请还可以基于监控该大电容预充电路中的电流值来确定开启预充电路的类型；可选的，当预充电路中的电流大于第一预设电流时，可以基于一级预充电路1和二级预充电路5对电容集进行预充，当预充电路中的电流大于第二预充电流小于第一预设电流时，可以基于一级预充电路1和第一子三级预充电路对电容集进行预充；当预充电路中的电流大于第三预充电流小于第二预设电流时，可以基于一级预充电路1和第二子三级预充电路对电容集进行预充，依此类推，当预充电路中的电流大于第M预充电流小于第M-1预设电流时，可以基于一级预充电路1和第M-1子三级预充电路对电容集进行预充,该M为大于等于4的整数；该第一预设电流大于第二预设电流，依此类推，第M-1预设电流大于第M预充电流。

本申请在另一方面还公开了一种大电容预充电路系统，其包括电源3、控制单元和上述的大电容预充电路；该预充电路系统能够有效降低大电流对电容集4的冲击，提高了电路的稳定性，且降低了成本。

本申请在另一方面还公开了一种大电容预充电路的控制方法，该方法应用于大电容预充电路，该大电容预充电路包括至少一个一级预充电路1，该一级预充电路1包括第一晶体管Q1、第二晶体管Q2和第一限流电阻Ra；该第一晶体管Q1的基极与该控制单元的第一控制端口2连接，该第一晶体管Q1的第一端与该第二晶体管Q2的基极连接，该第一晶体管Q1的第二端接地；该第二晶体管Q2的第一端与该第一限流电路的第一端连接，该第二晶体管Q2的第二端与电源3连接；该第一限流电阻Ra的第二端与电容集4连接；包括以下步骤：接收该第一端口的驱动电压和该电源3的电压；基于该第一端口的驱动电压和该电源3的电压控制该第一晶体管Q1和该第二晶体管Q2导通，以使该电源3通过该一级预充电路1对该电容集4进行预充。

可选的，该控制方法还可以是基于上述图4-图8所示的预充电路进行控制，具体控制过程参见上述大电容预充电路的实施方式中的描述，在此不再赘述。

以上所述仅为本申请可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。