阅读说明：本技术 一种框架与铜片器件封装设计方法 (Frame and copper sheet device packaging design method ) 是由 艾育林 盛天金 于 2021-06-21 设计创作，主要内容包括：本发明公开了一种框架与铜片器件封装设计方法,方法步骤为：(1)制作上leadfram框架：在铜片上设置若干呈矩阵排列、形状为方形的上框架单元；(2)制作下leadfram框架：在另一铜片上设置若干呈矩阵排列、形状为方形的下框架单元,下框架单元中心区域为下框架芯片贴合区,下框架芯片贴合区中部设有下框架半蚀刻区；下leadfram框架的边框上设有若干下框架定位孔；(3)将芯片贴在上leadfram框架的上框架芯片贴合区,芯片的另一侧用粘合材料贴合在下leadfram框架的下框架芯片贴合区内；(4)整体放进DFN/QFN模具进行塑封。本发明方法可以简化加工工序,提高加工效率,并降低加工成本。(The invention discloses a packaging design method of a frame and a copper sheet device, which comprises the following steps: (1) manufacturing an upper leader framework: arranging a plurality of upper frame units which are arranged in a matrix and are square on a copper sheet; (2) making a lower leader framework: arranging a plurality of lower frame units which are arranged in a matrix and are square on the other copper sheet, wherein the central area of each lower frame unit is a lower frame chip bonding area, and a lower frame semi-etching area is arranged in the middle of each lower frame chip bonding area; a plurality of lower frame positioning holes are formed in the frame of the lower lead fram frame; (3) attaching the chip to an upper frame chip attaching area of an upper lead fram frame, and attaching the other side of the chip to a lower frame chip attaching area of a lower lead fram frame by using an adhesive material; (4) and putting the whole into a DFN/QFN die for plastic package. The method can simplify the processing procedure, improve the processing efficiency and reduce the processing cost.)

一种框架与铜片器件封装设计方法

技术领域

本发明属于半导体封装技术领域，具体是涉及一种框架与铜片器件封装设计方法。

背景技术

现有框架与铜片器件封装设计存在工艺复杂，工艺步骤多等问题，因而存在改进空间。因此，更先进的框架与铜片器件封装设计对于批量生产是很有必要的。

发明内容

本发明的目的在于针对上述问题，提供一种框架与铜片器件封装设计方法，可以简化加工工序，提高加工效率，并降低加工成本。

本发明的技术方案是这样实现的。

一种框架与铜片器件封装设计方法，其特征在于，方法步骤为：

（1）制作上leadfram框架：在铜片上设置若干呈矩阵排列、形状为方形的上框架单元，相邻的上框架单元之间设有上框架预留切割道，每个上框架单元四边分别设有4个梯形上框蚀刻区，上框架单元中心区域为上框架芯片贴合区；

（2）制作下leadfram框架：在另一铜片上设置若干呈矩阵排列、形状为方形的下框架单元，相邻的下框架单元之间设有下框架预留切割道，每个下框架单元四边分别设有4个梯形下框蚀刻区，下框架单元中心区域为下框架芯片贴合区，下框架芯片贴合区中部设有下框架半蚀刻区；下leadfram框架的边框上设有若干下框架定位孔；

（3）将芯片贴在上leadfram框架的上框架芯片贴合区，芯片的另一侧用粘合材料贴合在下leadfram框架的下框架芯片贴合区内，贴合过程需控制贴片偏移、旋转角、倾斜度在一定范围内。

（4）整体放进DFN/QFN模具进行塑封。

进一步地，所述上leadfram框架和下leadfram框架的框架单元尺寸、预留切割道尺寸、梯形上框蚀刻区尺寸、芯片贴合区尺寸分别相等。

进一步地，所述上leadfram框架的外部尺寸为230mm*60mm，厚度为0.1mm，所述下leadfram框架的外部尺寸为258mm*78mm，厚度为0.5mm。

进一步地，所述框架单元的尺寸为8mm*8mm，预留切割道宽度为0.3mm。

进一步地，所述芯片贴合区尺寸6mm*6mm。

进一步地，所述半蚀刻区为长方形，尺寸为5mm*3mm，蚀刻深度为300μm。

进一步地，所述粘合材料为导电银胶，导电银胶的厚度为40～50μm。

本发明的有益效果是：1、本发明方法通过改进铜片器件在芯片贴合前的设计，可以简化芯片贴合时加工工序，铜片器件的设计为批量生产，因而有利于提高加工效率，并降低加工成本；2、由于工序简化，有利于控制产品加工质量，提升产品的良品率。

附图说明

图1为本发明方法使用的上leadfram框架的产品结构示意图。

图2为本发明方法使用的下leadfram框架的产品结构示意图。

图3为现有技术封装方法前半部分工序的加工示意图。

图4为现有技术封装方法后半部分工序的加工示意图。

在图中，1、上leadfram框架，11、上框架预留切割道，12、上框蚀刻区，13、上框架芯片贴合区， 2、下leadfram框架，21、下框架预留切割道，22、下框全蚀刻区，23、下框架芯片贴合区，24、下框架半蚀刻区，25、下框架定位孔，3、芯片，4、粘合材料，5、粘合材料。

具体实施方式

下面通过实施例以及说明书附图对本发明的技术方案做进一步地详细说明。

如图1-2所示，本发明的一种框架与铜片器件封装设计方法，方法步骤为：

（1）制作上leadfram框架1：在铜片上设置若干呈矩阵排列、形状为方形的上框架单元，相邻的上框架单元之间设有上框架预留切割道11，每个上框架单元四边分别设有4个梯形上框蚀刻区12，上框架单元中心区域为上框架芯片贴合区13；

（2）制作下leadfram框架2：在另一铜片上设置若干呈矩阵排列、形状为方形的下框架单元，相邻的下框架单元之间设有下框架预留切割道21，每个下框架单元四边分别设有4个梯形下框蚀刻区22，下框架单元中心区域为下框架芯片贴合区23，下框架芯片贴合区中部设有下框架半蚀刻区24；下leadfram框架的边框上设有若干下框架定位孔25；

（3）将芯片贴在上leadfram框架1的上框架芯片贴合区13，芯片的另一侧用粘合材料4贴合在下leadfram框架2的下框架芯片贴合区23内，贴合过程需控制贴片偏移、旋转角、倾斜度在一定范围内。

（4）整体放进DFN/QFN模具进行塑封。

所述上leadfram框架1和下leadfram框架2的框架单元尺寸、预留切割道尺寸、梯形上框蚀刻区尺寸、芯片贴合区尺寸分别相等。

所述上leadfram框架1的外部尺寸为230mm*60mm，厚度为0.1mm，所述下leadfram框架2的外部尺寸为258mm*78mm，厚度为0.5mm。

所述框架单元的尺寸为8mm*8mm，预留切割道宽度为0.3mm。

所述芯片贴合区尺寸6mm*6mm。

所述半蚀刻区为长方形，尺寸为5mm*3mm，蚀刻深度为300μm。

所述粘合材料4为导电银胶，导电银胶的厚度为40～50μm。

如图3、图4所示，现有的框架与铜片器件封装设计方法，加工方法如下：

前半工序：

（1）铜垫板5厚度0.203mm，铜垫板5上只加工了和0.75mmDFN模具对应的下框架定位孔25；

（2）用粘合材料4将贴上芯片3的上leadfram框架1芯片一侧贴合在铜垫板5上；

（3）整体放进模具塑封。

后半工序：

（1）下leadfram框架2厚度0.5mm，加工了和0.75mmDFN模具对应的下框架定位孔25。

（2）下leadfram框架2蚀刻后，用粘合材料4（导电银胶）将芯片3贴上下leadfram框架2上的下框架半蚀刻区24内。

以上所述是本发明的优选实施例，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。