具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。

应理解，在不背离本发明的范围的条件下可利用其他实施例且可作出结构改变。另外，应理解，本文中所使用的措词及术语是出于说明的目的而不应被视为进行限制。在本文中使用“包括(including)”、“包含(comprising)”或“具有(having)”及其变型意在囊括在其后所列出的项及其等效形式以及附加项。除非另有限制，否则用语“连接”、“耦接”及“设置”及其变型在本文中广义使用，且囊括直接连接、直接耦接及直接设置以及非直接连接、非直接耦接及非直接设置。

图1是示出根据本发明实施例的读出电路及像素电路的示意图。参照图1，读出电路100包括偏置电路110。读出电路100可集成到集成芯片(integrated chip，IC)、例如指纹传感器集成芯片中。偏置电路110包括共源共栅晶体管M_CAS及偏置晶体管M_bias。共源共栅晶体管M_CAS的第一端耦接到偏置电路110的输出端Sout及像素电路200，且共源共栅晶体管M_CAS的第二端耦接到偏置晶体管M_bias的第一端。偏置晶体管M_bias的第二端耦接到负电压V_MINUS。在本发明的实施例中，共源共栅晶体管M_CAS的控制端接收控制信号C_cas，且共源共栅晶体管M_bias的控制端接收控制信号C_bias。偏置晶体管M_bias用以为像素电路提供偏置电流，并且共源共栅晶体管M_CAS用以钳制偏置晶体管M_bias的漏极电压，使得偏置电流不受输出端Sout的电压变化的影响。因此，控制信号C_cas及控制信号C_bias可分别为固定电压，并且共源共栅晶体管M_CAS具有与偏置晶体管M_bias相同的晶体管特性。在本发明的实施例中，由于偏置晶体管M_bias的第二端耦接到负电压V_MINUS，因此像素电路200能够通过输出端Sout提供较宽的输出电压摆幅(OVS)。

在本发明的实施例中，像素电路200可用以感测指纹图像。换句话说，在本发明的其他实施例中，读出电路100可应用于指纹传感器。指纹传感器可包括像素阵列，并且像素阵列包括多个像素电路，例如图1中的像素电路200。像素阵列的每一列可分别包括一条单线(例如，信号线SL)及多行像素电路。因此，指纹传感器的每一条单线耦接到一个读出电路，例如图1中的读出电路100，并且一个读出电路用以在多行像素电路中的每一者的选择晶体管被分时(time-sharing)导通之后分时读出所述多行像素电路的信号。

在本发明的实施例中，像素电路200是有源像素传感器，但本发明不限于此。像素电路200可包括复位晶体管M_RST、光电二极管PD、源极跟随器晶体管M_SF及选择晶体管M_SEL。复位晶体管M_RST、源极跟随器晶体管M_SF及选择晶体管M_SEL可分别为金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)。复位晶体管M_RST的第一端耦接到电源电压VDD，且复位晶体管M_RST的第二端耦接到浮动扩散节点FN。光电二极管PD的第一端耦接到浮动扩散节点FN，并且光电二极管PD的第二端耦接到偏置电压V_bias。源极跟随器晶体管M_SF的第一端耦接到电源电压VDD，并且源极跟随器晶体管M_SF的控制端耦接到浮动扩散节点FN。选择晶体管M_SEL的第一端耦接到源极跟随器晶体管M_SF的第二端，且选择晶体管M_SEL的第二端通过信号线SL耦接到共源共栅晶体管M_CAS的第一端及输出端Sout。

在本发明的实施例中，在采样周期期间，复位晶体管M_RST关断，并且选择晶体管M_SEL的控制端接收选择信号SEL以被导通。光电二极管PD在曝光期间产生光电流(暗电流)，因此导致光电二极管PD的电压下降。因此，浮动扩散节点FN的电压可基于光电二极管PD的电压相应地改变，并且选择晶体管M_SEL通过信号线SL向读出电路100输出与浮动扩散节点FN的电压对应的采样电压，使得输出端Sout向读出电路100中的相关模拟前端电路输出采样电压。此外，在复位周期期间，复位晶体管M_RST的控制端接收复位信号S_RST以被导通，并且选择晶体管M_SEL的控制端接收选择信号SEL以便也被导通。光电二极管PD由电源电压VDD复位，因此光电二极管PD的电压同时复位。因此，选择晶体管M_SEL通过信号线SL向读出电路100输出与浮动扩散节点FN的电压对应的背景电压(background voltage)，使得输出端Sout向读出电路100中的模拟前端输出背景电压。

在本发明的实施例中，输出端Sout的输出电压摆幅满足以下方程式(1)，其中符号2*V_OV表示偏置晶体管M_bias及共源共栅晶体管M_CAS的两个过驱动电压，且符号V_GS表示源极跟随器晶体管M_SF的栅极-源极电压。此外，浮动扩散节点FN的有效电压范围FN_effective满足以下方程式(2)。从方程式(1)及方程式(2)可知，如果负电压V_MINUS变低，那么浮动扩散节点FN的有效电压范围变大。因此，可通过导出方程式(1)及方程式(2)来导出以下方程式(3)。因此，在本发明的实施例中，负电压V_MINUS满足以下方程式(3)，使得输出端Sout可相应地提供较宽的输出电压摆幅。此外，在考虑了共源共栅晶体管M_CAS及偏置晶体管M_bias的可靠性之后，负电压V_MINUS可进一步被设计成满足以下方程式(4)。

V_MINUS+2×V_OV≤S_out≤VDD-V_GS.........(1)

V_MINUS+2×V_OV+V_GS≤FN_effective≤VDD.........(2)

V_MINUS≤V_bias-2×V_Oy-V_GS.........(3)

V_MINUS＞-2×V_Oy.........(4)

图2是示出根据本发明的另一实施例的读出电路及像素电路的示意图。参照图2，读出电路300包括偏置电路310及相关双采样电路330。偏置电路310包括共源共栅晶体管M_CAS及偏置晶体管M_bias。共源共栅晶体管M_CAS的第一端耦接到偏置电路310及像素电路400的输出端Sout，且共源共栅晶体管M_CAS的第二端耦接到偏置晶体管M_bias的第一端。偏置晶体管M_bias的第二端耦接到负电压V_MINUS。在本发明的实施例中，共源共栅晶体管M_CAS的控制端接收控制信号C_cas，且共源共栅晶体管M_bias的控制端接收控制信号C_bias。像素电路400可包括复位晶体管M_RST、光电二极管PD、源极跟随器晶体管M_SF及选择晶体管M_SEL。复位晶体管M_RST的第一端耦接到电源电压VDD，且复位晶体管M_RST的第二端耦接到浮动扩散节点FN。光电二极管PD的第一端耦接到浮动扩散节点FN，并且光电二极管PD的第二端耦接到偏置电压V_bias。源极跟随器晶体管M_SF的第一端耦接到电源电压VDD，并且源极跟随器晶体管M_SF的控制端耦接到浮动扩散节点FN。选择晶体管M_SEL的第一端耦接到源极跟随器晶体管M_SF的第二端，且选择晶体管M_SEL的第二端通过信号线SL耦接到共源共栅晶体管M_CAS的第一端及输出端Sout。然而，可从图1的实施例的相关描述中获知实施例的偏置电路310及像素电路400的足够的教示内容、实现细节及技术特征，且因此对其不再予以赘述。

在本发明的实施例中，相关双采样电路330包括第一开关电路TG_SHS、第一电容器C_SHS、第二开关电路TG_SHR及第二电容器C_SHR。第一开关电路TG_SHS的第一端耦接到偏置电路310的输出端Sout。第一电容器C_SHS的第一端耦接到第一开关电路TG_SHS的第二端，并且第一电容器C_SHS的第二端耦接到地电压AGND。第二开关电路TG_SHR的第一端耦接到偏置电路310的输出端Sout。第二电容器C_SHR的第一端耦接到第二开关电路TG_SHR的第二端，且第二电容器C_SHR的第二端耦接到地电压AGND。在本发明的实施例中，第一电容器C_SHS用以从输出端Sout接收采样及保持信号(sample-and-hold signal，SHS)以存储采样电压，且第二电容器C_SHR用以从输出端Sout接收采样及保持复位信号(sample-and-hold reset signal，SHR)以存储背景电压。

在本发明的实施例中，第一开关电路TG_SHS及第二开关电路TG_SHR分别为传输门电路，但本发明不限于此。第一开关电路TG_SHS包括第一晶体管TG1及第二晶体管TG2。第一晶体管TG1是p型晶体管，且第二晶体管TG2是n型晶体管。第一晶体管TG1的第一端耦接到输出端Sout，且第一晶体管TG1的第二端耦接到第一电容器C_SHS。第二晶体管TG2的第一端耦接到输出端Sout及第一晶体管TG1的第一端，且第二晶体管TG2的第二端耦接到第一电容器C_SHS及第一晶体管TG1的第二端。第二晶体管TG2的控制端接收开关信号SHS，且第一晶体管TG1的控制端接收反相开关信号第二开关电路TG_SHR包括第三晶体管TG3及第四晶体管TG4。第三晶体管TG3是p型晶体管，且第四晶体管TG4是n型晶体管。第三晶体管TG3的第一端耦接到输出端Sout，且第三晶体管TG3的第二端耦接到第二电容器C_SHR。第四晶体管TG4的第一端耦接到输出端Sout及第三晶体管TG3的第一端，且第四晶体管TG4的第二端耦接到第二电容器C_SHR及第三晶体管TG3的第二端。第四晶体管TG4的控制端接收开关信号SHR，且第三晶体管TG3的控制端接收反相开关信号

在本发明的实施例中，在采样周期期间，第一开关电路TG_SHS被导通且第二开关电路TG_SHR被关断，使得第一电容器C_SHS存储采样电压。然后，在复位周期期间，第一开关电路TG_SHS被关断且第二开关电路TG_SHR被导通，使得第二电容器C_SHR存储背景电压。因此，另一个后端图像处理电路可通过读取第一电容器C_SHS及第二电容器C_SHR来执行相关的图像处理。然而，应考虑第一开关电路TG_SHS及第二开关电路TG_SHR的可靠性。在本发明的实施例中，第一晶体管到第四晶体管TG1到TG4分别为MOSFET。具体来说，在本发明的实施例中，由于避免了第二晶体管TG2及第四晶体管TG4的基极-栅极(base-gate)电压过应力(overstress)并发生漏极-基极电压泄漏，除了上述方程式(3)及(4)之外，输出端Sout的电压应高于或等于地电压AGND。因此，在本发明的其他实施例中，负电压V_MINUS可例如被设计成等于或大约为-0.6伏特(V)，使得输出端Sout可相应地提供较宽的输出电压摆幅。

图3是示出根据本发明的又一实施例的读出电路及像素电路的示意图。参照图3，读出电路500包括偏置电路510、开关电容放大器电路520及相关双采样电路530。开关电容放大器电路520耦接在偏置电路510与相关双采样电路530之间。偏置电路510包括共源共栅晶体管M_CAS及偏置晶体管M_bias。共源共栅晶体管M_CAS的第一端耦接到偏置电路510的输出端Sout及像素电路600，且共源共栅晶体管M_CAS的第二端耦接到偏置晶体管M_bias的第一端。偏置晶体管M_bias的第二端耦接到负电压V_MINUS。在本发明的实施例中，共源共栅晶体管M_CAS的控制端接收控制信号C_cas，且共源共栅晶体管M_bias的控制端接收控制信号C_bias。像素电路600可包括复位晶体管M_RST、光电二极管PD、源极跟随器晶体管M_SF及选择晶体管M_SEL。复位晶体管M_RST的第一端耦接到电源电压VDD，且复位晶体管M_RST的第二端耦接到浮动扩散节点FN。光电二极管PD的第一端耦接到浮动扩散节点FN，且光电二极管PD的第二端耦接到偏置电压V_bias。源极跟随器晶体管M_SF的第一端耦接到电源电压VDD，且源极跟随器晶体管M_SF的控制端耦接到浮动扩散节点FN。选择晶体管M_SEL的第一端耦接到源极跟随器晶体管M_SF的第二端，且选择晶体管M_SEL的第二端通过信号线SL耦接到共源共栅晶体管M_CAS的第一端及输出端Sout。然而，可从图1的实施例的相关描述中获知实施例的偏置电路510及像素电路600的足够的教示内容、实现细节及技术特征，且因此对其不再予以赘述。

在本发明的实施例中，开关电容放大器电路520包括串联电容器CS、运算放大器AP、补偿电容器CF及第三开关电路TG_rst。串联电容器CS的第一端耦接到偏置电路510的输出端。运算放大器AP的反相输入端(-)耦接到串联电容器CS的第二端，运算放大器AP的非反相输入端(+)耦接到参考电压Vref，且运算放大器AP的输出端耦接到相关双采样电路530。补偿电容器CF的第一端耦接到运算放大器AP的反相输入端，且补偿电容器CF的第二端耦接到运算放大器AP的输出端。第三开关电路TG_rst的第一端耦接到运算放大器AP的反相输入端，且第三开关电路TG_rst的第二端耦接到运算放大器AP的输出端。运算放大器AP在操作电压AVDD及地电压AGND下操作。

在本发明的实施例中，第三开关电路TG_rst包括第五晶体管TG5及第六晶体管TG6。第五晶体管TG5是p型晶体管，且第六晶体管TG6是n型晶体管。第五晶体管TG5的第一端耦接到运算放大器AP的反相输入端，且第五晶体管TG5的第二端耦接到运算放大器AP的输出端。第六晶体管TG6的第一端耦接到运算放大器AP的反相输入端及第五晶体管TG5的第一端，且第六晶体管TG6的第二端耦接到运算放大器AP的输出端及第五晶体管TG5的第二端。第六晶体管TG6的控制端接收开关信号RST_OP，且第五晶体管TG5的控制端接收反相开关信号RST_OP。

在本发明的实施例中，相关双采样电路530包括第一开关电路TG_SHS、第一电容器C_SHS、第二开关电路TG_SHR及第二电容器C_SHR。第一开关电路TG_SHS的第一端耦接到偏置电路510的输出端Sout。第一电容器C_SHS的第一端耦接到第一开关电路TG_SHS的第二端，并且第一电容器C_SHS的第二端耦接到地电压AGND。第二开关电路TG_SHR的第一端耦接到偏置电路510的输出端Sout。第二电容器C_SHR的第一端耦接到第二开关电路TG_SHR的第二端，且第二电容器C_SHR的第二端耦接到地电压AGND。在本发明的实施例中，第一电容器C_SHS用以从输出端Sout接收采样及保持信号(SHS)以存储采样电压，且第二电容器C_SHR用以从输出端Sout接收采样及保持复位信号(SHR)以存储背景电压。

在本发明的实施例中，第一开关电路TG_SHS及第二开关电路TG_SHR分别为传输门电路，但本发明不限于此。第一开关电路TG_SHS包括第一晶体管TG1及第二晶体管TG2。第一晶体管TG1是p型晶体管，且第二晶体管TG2是n型晶体管。第一晶体管TG1的第一端耦接到输出端Sout，且第一晶体管TG1的第二端耦接到第一电容器C_SHS。第二晶体管TG2的第一端耦接到输出端Sout及第一晶体管TG1的第一端，且第二晶体管TG2的第二端耦接到第一电容器C_SHS及第一晶体管TG1的第二端。第二晶体管TG2的控制端接收开关信号SHS，且第一晶体管TG1的控制端接收反相开关信号第二开关电路TG_SHR包括第三晶体管TG3及第四晶体管TG4。第三晶体管TG3是p型晶体管，且第四晶体管TG4是n型晶体管。第三晶体管TG3的第一端耦接到输出端Sout，且第三晶体管TG3的第二端耦接到第二电容器C_SHR。第四晶体管TG4的第一端耦接到输出端Sout及第三晶体管TG3的第一端，且第四晶体管TG4的第二端耦接到第二电容器C_SHR及第三晶体管TG3的第二端。第四晶体管TG4的控制端接收开关信号SHR，且第三晶体管TG3的控制端接收反相开关信号然而，可从图2的实施例的相关描述中获知实施例的相关双采样电路530的足够的教示内容、实现细节及技术特征，且因此对其不再予以赘述。

在本发明的实施例中，在采样周期期间，开关信号RST_OP可为操作电压AVDD，并且反相开关信号可为地电压AGND。因此，运算放大器AP在单位增益状态(unity-gainstate)下操作，以便将采样电压存储在串联电容器CS中。然后，开关信号RST_OP可为地电压AGND，并且反相开关信号可为操作电压AVDD。因此，运算放大器AP在电容反馈状态(capacitive feedback state)下操作，以便将存储在串联电容器CS中的采样电压提供到第一电容器C_SHS。此外，在复位周期期间，开关信号RST_OP可为操作电压AVDD，并且反相开关信号可为地电压AGND。因此，运算放大器AP在单位增益状态下操作，以便将背景电压存储在串联电容器CS中。然后，开关信号RST_OP可为地电压AGND，并且反相开关信号可为操作电压AVDD。因此，运算放大器AP在电容反馈状态下操作，以便将存储在串联电容器CS中的背景电压提供到第一电容器C_SHR。然而，由于输出端Sout串联耦接到串联电容器CS，并且运算放大器AP反馈参考电压Vref，因此不需要进一步考虑第二晶体管TG2、第四晶体管TG4及第六晶体管TG6的可靠性问题。因此，在本发明的实施例中，负电压V_MINUS满足上述方程式(3)及(4)，使得输出端Sout可相应地提供较宽的输出电压摆幅。

综上所述，通过特别设计耦接到偏置电路的负电压，本发明的读出电路能够提供较宽的输出电压摆幅。因此，本发明的读出电路可提供具有高动态范围效应的有效信号读出功能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。