阅读说明：本技术 一种用于精益化台区管理的断路器跳闸驱动电路 (Circuit breaker tripping drive circuit for lean transformer area management ) 是由 陈志广 吴卓霖 王振举 徐明明 王佳豪 边红旗 张海峰 于 2021-06-28 设计创作，主要内容包括：本发明涉及低压电力台区的技术领域,具体地说是涉及一种用于精益化台区管理的断路器跳闸驱动电路,其特征在于：所述的K1、K2均为高电平时,才能使开关跳闸,而平时,K1、K2均为低电平,偶尔的干扰,使K1或K2其中的一个变为高电平时,也不会发生跳闸现象,提高了断路器运行的抗干扰性能,这样的一种用于精益化台区管理的断路器跳闸驱动电路具有采用两个端口来控制断路器跳闸驱动电路,一个端口用于控制跳闸线圈的电源是否接通,另一个端口控制跳闸线圈是否流过电流,从而避免误触发断路器跳闸,提高断路器运行稳定性的优点。(The invention relates to the technical field of low-voltage power transformer areas, in particular to a circuit breaker tripping drive circuit for lean transformer area management, which is characterized in that: when the K1 and the K2 are both at a high level, the switch can be tripped, and when the K1 and the K2 are both at a low level and are occasionally interfered, the tripping phenomenon can not occur when one of the K1 or the K2 is changed into the high level, so that the anti-interference performance of the operation of the circuit breaker is improved.)

一种用于精益化台区管理的断路器跳闸驱动电路

技术领域

本发明涉及低压电力台区的技术领域，具体地说是涉及一种用于精益化台区管理的断路器跳闸驱动电路。

背景技术

随着智能电网的建设,低压电力台区的精益化管理成为了一种基本的需求，而其中的断路器，在抗干扰能力方面，也提出了更高的要求。现有的断路器跳闸驱动电路，多为单端驱动，当受到外界干扰时，易造成断路器误跳闸。

发明内容

本发明所要解决的技术问题在于针对上述现有技术的不足，提供一种具有采用两个端口来控制断路器跳闸驱动电路，一个端口用于控制跳闸线圈的电源是否接通，另一个端口控制跳闸线圈是否流过电流，从而避免误触发断路器跳闸，提高断路器运行稳定性的用于精益化台区管理的断路器跳闸驱动电路。

为解决上述技术问题，本发明采用的技术方案是：一种用于精益化台区管理的断路器跳闸驱动电路，包括电路，其特征在于：所述的电路两端分别安装有K1和K2，所述的K1和K2为同一个CPU的两个控制端，所述的K1与电阻R1相连，所述的电阻R1的另一端与电阻R2、NPN三极管Q1的基极相连，所述的电阻R2的另一端接地，所述的三极管Q1的发射极接地，三极管Q1的集电极与电阻R3相连，所述的电阻R3与PNP三极管Q2的基极相连，所述的三极管Q2的发射极接到电源的正极VCC，三极管Q2的集电极接到二极管D1的负极和断路器跳闸线圈J1的A端，所述的跳闸线圈J1的B端与二极管D1的正极相连，也连接到NPN三极管Q3的集电极，所述的三极管Q3的发射极接地，三极管Q3的基极与电阻R4、R5相连，所述的电阻R5的另一端接地，所述的电阻R4的另一端接到CPU的一个控制脚K2上。

当K1为低电平时，三极管Q1不导通，三极管Q2也不导通，断路器跳闸线圈J1的A端无电源，无论K2是高电平还是低电平，断路器跳闸线圈J1两端均无电压，所以断路器不会发生跳闸现象。

当K1为高电平时，三极管Q1导通，三极管Q2也导通，断路器跳闸线圈J1的A端就有电源，此时，K2为低电平时，三极管Q3不导通，断路器跳闸线圈J1中无电流流过，所以开关不会跳闸；而当K2为高电平时，三极管Q3导通，断路器跳闸线圈J1中有电流流过，开关就能跳闸。

可见，只有K1、K2均为高电平时，才能使开关跳闸，而平时，K1、K2均为低电平，偶尔的干扰，使K1或K2其中的一个变为高电平时，也不会发生跳闸现象，提高了断路器运行的抗干扰性能。

本发明的有益效果是：这样的一种用于精益化台区管理的断路器跳闸驱动电路具有采用两个端口来控制断路器跳闸驱动电路，一个端口用于控制跳闸线圈的电源是否接通，另一个端口控制跳闸线圈是否流过电流，从而避免误触发断路器跳闸，提高断路器运行稳定性的优点。

附图说明

图1为本发明的电路原理图。

具体实施方式

下面结合实施例对本发明作进一步详细说明。

如图1所示：一种用于精益化台区管理的断路器跳闸驱动电路，包括电路，其特征在于：所述的电路两端分别安装有K1和K2，所述的K1和K2为同一个CPU的两个控制端，所述的K1与电阻R1相连，所述的电阻R1的另一端与电阻R2、NPN三极管Q1的基极相连，所述的电阻R2的另一端接地，所述的三极管Q1的发射极接地，三极管Q1的集电极与电阻R3相连，所述的电阻R3与PNP三极管Q2的基极相连，所述的三极管Q2的发射极接到电源的正极VCC，三极管Q2的集电极接到二极管D1的负极和断路器跳闸线圈J1的A端，所述的跳闸线圈J1的B端与二极管D1的正极相连，也连接到NPN三极管Q3的集电极，所述的三极管Q3的发射极接地，三极管Q3的基极与电阻R4、R5相连，所述的电阻R5的另一端接地，所述的电阻R4的另一端接到CPU的一个控制脚K2上。

当K1为低电平时，三极管Q1不导通，三极管Q2也不导通，断路器跳闸线圈J1的A端无电源，无论K2是高电平还是低电平，断路器跳闸线圈J1两端均无电压，所以断路器不会发生跳闸现象。

当K1为高电平时，三极管Q1导通，三极管Q2也导通，断路器跳闸线圈J1的A端就有电源，此时，K2为低电平时，三极管Q3不导通，断路器跳闸线圈J1中无电流流过，所以开关不会跳闸；而当K2为高电平时，三极管Q3导通，断路器跳闸线圈J1中有电流流过，开关就能跳闸。

可见，只有K1、K2均为高电平时，才能使开关跳闸，而平时，K1、K2均为低电平，偶尔的干扰，使K1或K2其中的一个变为高电平时，也不会发生跳闸现象，提高了断路器运行的抗干扰性能。

这样的一种用于精益化台区管理的断路器跳闸驱动电路具有采用两个端口来控制断路器跳闸驱动电路，一个端口用于控制跳闸线圈的电源是否接通，另一个端口控制跳闸线圈是否流过电流，从而避免误触发断路器跳闸，提高断路器运行稳定性的优点。

以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制。凡是根据发明技术实质对以上实施例所作的任何简单修改、变更以及等效变化，均仍属于本发明技术方案的保护范围内。