具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，“设置”、“连接”等术语应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的具体实施方式进行详细说明。

为了解决前述背景技术中的技术问题，请结合参阅图1和图2，图1为本申请实施例提供的芯片封装结构的制作方法的流程示意图，图2为图1提供的芯片封装结构的制作方法对应的半导体结构变化示意图，下面对该芯片封装结构的制作方法进行详细介绍。

步骤S10，如图2所示，制作形成一芯片载体1，所述芯片载体包括多个芯片限位槽11。

作为一种示例，例如图2所示，示出了一种芯片载体1的制作过程示意图，所述芯片载体1可以由EMC材料(Epoxy Molding Compound，环氧树脂模塑料)制作形成。作为一种示例，例如图2所示，可以将一原始的芯片封装基材(如，EMC基材)放置在一塑封机台上，通过塑封设备对所述芯片封装基材进行塑封形成具有多个芯片限位槽11的所述芯片载体1。在其他实施方式中，也可以通过(punching)、喷砂(sand-blasting)、铣床等方式制作形成具有所述芯片限位槽11的所述芯片载体，本实施例对此不进行限定。

进一步地，在另一种可能的实时方式中，结合图7所示，为了方便后续将芯片2放置于所述芯片载体1中的芯片限位槽11中，本申请实施例中，对所述芯片封装基材进行塑封形成的芯片限位槽11可以是倒梯形结构。

步骤S20，如图3所示，将每个待封装的芯片2放置在所述芯片载体1中的一个芯片限位槽11中。

本实施中，图3仅示出了芯片载体1的局部结构示意图，以及仅作为示例示出了将两个芯片2放置在所述芯片载体1的不同芯片限位槽11的示意，在实际制作过程中，所述芯片载体1可以包括更多的芯片限位槽11，且同时可以将更多的芯片2放置在不同的芯片限位槽11中，本实施例对于芯片载体1所包括的芯片限位槽11的数量以及一次可通过所述芯片载体1实现芯片封装的芯片2的数量不进行限定。

进一步地，为了方便将芯片2固定在对应的芯片限位槽11中，如图3所示，本实施中，可首先在芯片2靠近所述芯片载体1一侧的底面设置粘接层21，然后再将所述芯片2通过所述粘接层21粘接固定于对应的芯片限位槽11中。作为一种示例，所述粘接层21可以是一种双面胶带或者光学胶层等，具体不进行限定。

步骤S30，如图4所示，在各所述芯片2与对应的芯片限位槽11之间形成的间隙中填充介电材料，形成介电填充层22。

其中，所述介电材料可以是，但不限于，聚酰亚胺(Polyimide，PI)、环氧树脂(expoxy)、PBO材料等。作为一种示例，本实施例中，所述介电材料与所述芯片载体1的材料不同。例如，所述介电材料可以是与所述芯片载体1的材料相类似，例如，所述介电材料也可以是一种与所述芯片载体1的材料不同的另一种EMC材料，用于加强所述介电填充层22与所述芯片载体1以及所述芯片2之间的粘附力，本实施例对所述介电材料的具体类型不进行限定。如此，由于介电填充层22的存在，使得所述芯片限位槽11内与对应芯片2之间的间隙被填充，可进一步增强所述芯片2在对应的芯片限位槽11内的固定效果，以防止在后续的制程中，芯片2因工艺制程而发生移动导致的制程不良。应当理解，在其他可替代的实施方式中，当制作工艺的精度达到一定条件时，所述芯片2与所述芯片限位槽11之间可能不存在间隙或者间隙在允许的范围内，所述步骤S30也可以省略，也即，可以不形成所述介电填充层22。

步骤S40，如图4所示，在各所述芯片2上制作形成重布线结构3。

作为一种示例，本实施例中，所述重布线结构3可以包括多层重布线层(Redistribution Layer，RDL)。详细地，本实施例以所述重布线结构3包括两层重布线层(如第一重布线层和第二重布线层)为例，对所述重布线结构的制作方法进行示例性说明。

首先，在所述芯片2远离所述芯片载体1的一侧制作形成第一绝缘隔离层41，并在所述第一绝缘隔离层41上与所述芯片2的导电针脚对应的位置处制作形成第一通孔。例如，可以通过光刻工艺在所述所述芯片2的导电针脚对应的位置处制作形成所述第一通孔。

然后，从所述第一绝缘隔离层41远离所述芯片载体1的一侧制作形成通过所述第一通孔与所述芯片2的导电针脚23电连接的第一重布线层，所述第一重布线层可以包括多个分别与所述芯片2的不同导电针脚电连接的第一重布线结构。例如，本实施例中，所述芯片2的导电针脚23上方一侧形成有平坦化层，所述平坦化层在所述导电针脚23的对应位置处开设有平坦化层过孔，所述重布线结构3可以通过所述平坦化层过孔与所述导电针脚23电连接。

接着，在所述第一重布线层远离所述第一绝缘隔离层41的一侧制作形成第二绝缘隔离层42，并在所述第二绝缘隔离层42上与所述第一重布线结构对应的位置处制作形成第二通孔。例如，同样可以通过光刻工艺在所述所述第一重布线结构对应的位置处制作形成所述第二通孔。

最后，从所述第二绝缘隔离层42远离所述第一绝缘隔离层41的一侧制作形成通过所述第二通孔与所述第一重布线结构电连接的第二重布线层，所述第二重布线层可以包括多个分别与各所述第一重布线结构电连接的第二重布线结构。本实施例中，所述重布线结构3包括的各个重布线层可以重复采取电镀工艺进行制作而形成。

应当理解，在其他可能的实施方式中，所述重布线结构3还可以包括更多的重布线层，例如可以根据实际的布线需求，可以包括3层、4层、5层或更多层的重布线层，制作两层以上的重布线层的制作方式与上述两层重布线层的制作方式相类似，此处不再一一赘述。

步骤S50，在所述重布线结构3远离所述芯片2的一侧进行植球，形成与所述重布线结构3连接的导电焊球5，用于实现所述芯片2与外部电子器件的电连接，得到完成封装的芯片封装结构。

进一步地，为了得到各个不同的独立的封装芯片，请再次参阅图5所示，本申请实施例中，所述芯片封装结构的制作方法还可以包括对所述芯片封装结构进行切割的步骤，进而得到多个独立的封装芯片。

此外，本申请实施例还提供一种通过上述的方法制作而形成的芯片封装结构，例如图6所示，所述芯片封装结构可以包括芯片载体1以及芯片2。其中，所述芯片载体1包括芯片限位槽11，所述芯片2固定设置于所述芯片限位槽11中。

本实施例中，所述芯片2可以通过一粘接层21固定粘接于所述芯片限位槽11中。

所述芯片2与所述芯片限位槽11的内侧边缘之间具有间隙，所述芯片封装结构还包括位于所述间隙内的介电填充层22。

进一步地，请参阅图7所示，为了方便将所述芯片2固定放置于所述芯片限位槽11中，所述芯片限位槽11可以为一倒梯形结构。示例性地，本实施例中，如图7所示，所述芯片限位槽11槽底的宽度W1小于所述芯片限位槽11槽口的宽度W2。

相对应地，基于芯片限位槽11的倒梯形结构设计方式，如图8所示，是所述介电填充层22的放大示意图。本实施例中，所述介电填充层22靠近所述芯片限位槽11槽底一侧的宽度W3小于靠近槽口一侧的宽度W4。如此，所述介电填充层22的宽度从所述芯片限位槽11槽底一侧往所述槽口一侧的延伸方向上逐渐增大，进而与所述倒梯形的芯片限位槽11的形状相匹配，以将所述芯片2稳定的限定在所述芯片限位槽11中，进而使得所述芯片2不会在封装制程的各制作步骤中发生位移而导致的芯片封装不良。

进一步地，请再次参阅图6所示，所述芯片封装结构还包括重布线结构3，所述重布线结构3与所述芯片2的导电针脚23电性连接。在一种可能的实施方式中，所述芯片封装结构还包括位于所述芯片2远离所述芯片载体1一侧的绝缘隔离层，所述重布线结构3通过所述绝缘隔离层上开设的通孔与所述芯片2的导电针脚电性连接。例如，本实施例中，所述芯片2的导电针脚23上方一侧形成有平坦化层，所述平坦化层在所述导电针脚23的对应位置处开设有平坦化层过孔，所述重布线结构3可以依次通过所述绝缘隔离层上开设的通孔和所述平坦化层过孔与所述导电针脚23电连接。

示例性地，本实施例中，所述绝缘隔离层可以包括多层结构，所述重布线结构3也可以包括多个重布线层，相邻的两个重布线层通过位于该相邻的两个重布线层之间的绝缘隔离层上设置的通孔电性连接。

作为一种示例，例如图6所示，所述绝缘隔离层可以包括第一绝缘隔离层41和第二绝缘隔离层42，所述重布线结构3可以包括第一重布线层31和第二重布线层32，所述第一重布线层通过所述第一绝缘隔离层41上开设的通孔与所述芯片2的导电针脚电性连接，所述第二重布线层32通过所述第二绝缘隔离层42上开设的通孔与所述第一重布线层31电性连接。

此外，所述芯片封装结构还包括设置于所述重布线结构3上的导电焊球5，用于实现所述芯片2与外部电子器件的电连接。

进一步地，本申请实施例还可以提供一种电子设备，所述电子设备可以包括通过本申请实施例的上述方法制作形成的芯片封装结构。

综上所述，本申请实施例通过预先制作得到的具有芯片限位槽的芯片载体，将芯片分别放置在不同的芯片限位槽中实现各芯片的封装制作，相较于现有的芯片封装制作过程，由于芯片限位槽的存在，可以防止各芯片在封装制程的各制作步骤中发生位移而导致的芯片封装不良，进而提升芯片的封装效果以及封装芯片的性能。

出于说明目的，前面的描述是参考具体实施例而进行的。但是，上述说明性论述并不打算穷举或将本申请局限于所公开的精确形式。根据上述教导，众多修改和变化都是可行的。选择并描述这些实施例是为了最佳地说明本申请的原理及其实际应用，从而使本领域技术人员最佳地利用本申请，并利用具有不同修改的各种实施例以适于预期的特定应用。出于说明目的，前面的描述是参考具体实施例而进行的。但是，上述说明性论述并不打算穷举或将本申请局限于所公开的精确形式。根据上述教导，众多修改和变化都是可行的。选择并描述这些实施例是为了最佳地说明本申请的原理及其实际应用，从而使本领域技术人员最佳地利用本申请，并利用具有不同修改的各种实施例以适于预期的特定应用。