具体实施方式

首先参考图1，示出了根据示例性实施例的电源系统。在图1的系统中，主整流器102接收AC电压，主整流器102将AC电压转换成由发生器104使用的整流电压。AC电压通常是三相电压，例如其可以是280伏或480伏，但可以使用其他数量的相位和其他电压。如本领域普通技术人员将理解的，主整流器102可以由多种不同类型的整流器实现，该整流器用于将AC干线的AC电压整流为DC电压。发生器104总体上描绘了多种发生器中的任一种，该发生器将DC电压转换为另一DC电压、脉冲DC电压、或频率可以从几赫兹到超过100MHz变化的多种不同波形中的任意波形中的一种或多种。例如，具有许多应用的常见频率是从400kHz到超过100MHz的频率，但是发生器104的频率可以是任何有用的频率。

图1中还示出了电压监测器106、开关控制器108、电容器110、开关112和充电器114。电压监测器106通常用于提供输出信号116，该输出信号116指示在主整流器102的输入端118处的AC电压，并且当电压监测器106的输出信号116指示AC电压中存在凹陷时，开关控制器108操作以闭合开关112，使得电容器110耦合到DC母线120以便减轻DC母线120的DC电压中的下降。如图所示，充电器114耦合到电容器110和DC母线120两者，并且充电器114用于对电容器110充电，因此当开关112闭合时，电容器110准备向DC母线120提供DC电压。该实现方式的一个方面是对电容器110的值没有限制，因此，对可用的存储能量的量没有合理的限制。如本领域普通技术人员将理解的，电容器110可以由电容器组实现，并且电容器组中的每个电容器可以由多种电容器类型中的任一种实现，例如但不限于，电解电容器。

接下来参考图2A，示出了描绘可以用于实现图1中描绘的功能组件的若干组件的示意图。如图所示，主整流器102可以由无源六脉冲桥式整流器实现，该整流器被配置为将三相AC电压整流为提供给发生器104的电压(Vbus)。如本领域普通技术人员将理解的，发生器104可以利用压控振荡器来生成源信号，该源信号通过发生器104内的开关模式组件转换为输出电压。发生器104的各种替代的潜在实现方式的进一步的细节被省略，因为发生器104可以由使用整流AC电压来操作的多种已知设备中的任何一种来实现。

在图2A的实现方式中，图1的电压监测器106由辅助整流器230结合电压监测器逻辑206A来实现。如图所示，辅助整流器230可以通过与主整流器102相同类型的技术来实现，但这不是必需的，并且辅助整流器230可以通过其他类型的整流器来实现。电压监测器逻辑206A可以由缓冲器实现，该缓冲器作为差分放大器操作以提供输出，该输出指示辅助整流器230输出的整流电压。如图所示，电压监测器逻辑206A的比较器被设置为将缓冲器输出的电压与参考电压进行比较，并且如果参考电压与缓冲器输出的电压之间的差异超过阈值(这表示AC线路上的凹陷)，则比较器输出开关信号232以闭合开关；因此将电容器110跨DC母线120放置。

如图所示，在图2A所描绘的实现方式中，图1中所描绘的充电器114由二极管234实现。在一些实现方式中，开关112可以由绝缘栅双极晶体管(IGBT)实现，并且在这些实现方式中，二极管232可以是单独的二极管，或者在IGBT封装内的二极管。在其他实现方式中，开关112可以由场效应晶体管(FET)来实现，并且在这些实现方式中，二极管232可以是FET的固有二极管。也可以使用另一种类型的半导体切换器件或机械开关。并且在这些其他实现方式中，二极管可以被实现为单独的设备。

图1和图2中描绘的实施例的一些方面是功率因数不受影响的，并且将许多附加组件保持在最少，而仅添加一个高功率组件(例如，IGBT或FET开关)。此外，没有通过电容器110的纹波电流，因此，构成电容器110的个体电容器保持比现有方法中温度低。此外，电容器110可以被充电至最大母线电压；因此，该系统架构改进了电容器的能量存储。

参考图2B，示出了作为图2A的电压监测器逻辑的变体的电压监测器逻辑206B的示意图，电压监测器逻辑206B用于实现以下三个阈值：静态接通阈值、静态关断阈值和动态关断阈值。动态关断阈值可以在开关112接通后立即使用，并逐渐下降到静态关断阈值。阈值可以被设置为使得动态接通阈值是最低阈值，静态关断阈值是次最高值，并且动态关断阈值是最高阈值。

在图2的电压监测器逻辑206B中，电阻R1+R2的总和值定义了静态滞后(静态接通阈值和静态关断阈值之间的差异)；R2定义了切换事件后动态关断阈值的滞后值；并且电容C定义了从滞后值到静态关断阈值的过渡时间。通过以这种方式使用阈值，避免了开关112的短循环。此外，对于动态关断阈值具有高初始值有助于防止任何电压尖峰(当电容器110耦合到DC母线120时可能发生)触发开关断开。在开关112闭合后的一段时间内，电压尖峰的可能性降低，因此，动态关断阈值可以降低至静态关断阈值。

在替代实现方式中，开关控制器108可以由处理器(例如，微处理器)结合存储在非易失性存储器中的非暂时性处理器可执行指令(例如，软件)来实现。在这些替代实现方式中，三个阈值可以是用户可以通过用户接口和/或通过改变软件代码行来改变的参数值。下面参考图6提供了这些类型的实现方式的附加细节。

在参考图2A、图2B和图3时，同时参考图3，图3是描绘可以结合本文公开的实施例遍历的方法的流程图。在操作中，主整流器102接收并整流AC电压(框302和框304)。简要地参考图4A，示出了对可以从主整流器102输出到DC母线120的整流AC电压的描绘。本领域普通技术人员将理解，图4A中描绘的整流电压可以进一步被滤波以从波形中去除纹波。

在正常操作期间(例如，当AC线路电压在标称操作范围内时)，充电器114对电容器114充电(例如，通过二极管234)，使得电容器110保持充电到大约为在正常操作期间的最大母线电压的电压(框306)。本领域普通技术人员将理解，在初始加电期间，电容器110可以通过单独的专用电路缓慢充电。

如图所示，电压监测器106监测AC线路电压(例如，通过监测辅助整流器230的电压输出236)(框308)，并且如果辅助整流器230的输出电压236下降到低于预定阈值，则开关控制器108激活开关112(例如，到接通(ON)状态)以闭合开关112，并且开关112将电容器110连接到DC母线120，因此DC母线120从电容器100运行，而不是从AC线路运行(框310)。

简要地参考图4B，例如，当AC线路电压的至少一相的电压下降时，辅助整流器230的输出电压236也会下降。并且当辅助整流器230的输出电压236(在时间t1下降)到与AC线路电压中的下降相对应的阈值电平(例如，静态接通阈值)时，开关112闭合。并且当开关112闭合时，DC母线120操作关断电容器110，导致DC母线电压238中的跳变，然后DC母线电压238在时间t1和t2之间缓慢下降，同时电容器110正在放电。

当AC电压增加到操作电平(如在时间t2处的辅助整流器230的电压输出236所指示的)时，开关控制器108使开关112断开(例如，通过将开关关断)(框312)。当开关112断开时，电容器110通过二极管连接到DC母线120，并且DC母线120的电压238下降(如时间t2处所示)，然后上升到与辅助整流器230的输出电压236相似。

图5描绘了由主整流器102输出的整流电压238和可以从开关控制器108输出到开关112的开关控制信号232。如图所示，在时间t3处，响应于辅助整流器230输出的电压236中的下降(图5中未示出)，开关控制信号232接通，这使得开关112闭合(从时间t3到t4)；因此，电容器110耦合到DC母线120，这导致整流电压238上升。如图5所示，从主整流器102输出的整流电压238在时间t3确实下降，但是在许多实现方式中，辅助整流器230的电压输出236被用作用于反馈的监测点。使用辅助整流器230的电压输出236是有益的(与使用来自主整流器102的整流电压238作为用于反馈的监测点相对)，因为辅助整流器230的电压输出236受电容器110的影响相比来自主整流器102的整流电压238更小；因此，辅助整流器230的电压输出236提供AC线路上的AC电压的更准确反映。

本公开的方面可以直接体现在硬件(例如，电压监测器逻辑206A、206B)中、在编码于非暂时性机器可读介质中的处理器可执行指令中，或者作为两者的组合。例如，参考图6，示出了描绘根据本公开的说明性实施例的可以用于实现电压监测器106和开关控制器108的一个或多个方面的物理组件的框图。如图所示，在该实施例中，显示器部分912和非易失性存储器920耦合到总线922，该总线也耦合到随机存取存储器(“RAM”)924、处理部分(包括N个处理组件)926、现场可编程门阵列(FPGA)927，以及包括N个收发器的收发器组件928。虽然图6中描绘的组件表示物理组件，但图6不旨在是详细的硬件图；因此，图6中描绘的许多组件可以通过共同的构造来实现或分布在附加的物理组件中。此外，预期可以利用其他现有的和有待开发的物理组件和架构来实现参考图6描述的功能组件。

显示器部分912通常操作以用于为用户提供用户接口，并且在若干实现方式中，该显示器由触摸屏显示器实现。例如，显示器部分912可以用于控制开关控制器并且与开关控制器交互，以建立用于接通和断开开关112的阈值。一般而言，非易失性存储器920是用于存储(例如，持久地存储)数据和机器可读(例如，处理器可执行)代码(包括与实现本文描述的方法相关联的可执行代码)的非暂时性存储器。在一些实施例中，例如，非易失性存储器920包括引导加载程序代码、操作系统代码、文件系统代码和非暂时性处理器可执行代码，以促进本文描述的方法的执行。

在许多实现方式中，非易失性存储器920由闪速存储器(例如，NAND或ONENAND存储器)实现，但预期也可以利用其他存储器类型。尽管有可能执行来自非易失性存储器920的代码，但非易失性存储器中的可执行代码通常被加载到RAM 924中并由处理部分926中的N个处理组件中的一个或多个执行。

在操作中，结合RAM 924的N个处理组件通常可以操作以用于执行存储在非易失性存储器920中的指令，以实现电压监测器106和开关控制器108的功能。例如，用于实现本文描述的方法的非暂时性处理器可执行指令可以持久地存储在非易失性存储器920中，并且由N个处理组件结合RAM924来执行。如本领域普通技术人员将理解的，处理部分926可以包括视频处理器、数字信号处理器(DSP)、图形处理单元(GPU)和其他处理组件。

另外，或在替代方案中，现场可编程门阵列(FPGA)927可以被配置为实现本文描述的方法(例如，参考图3描述的方法)的一个或多个方面。例如，非暂时性FPGA配置指令可以持久地存储在非易失性存储器920中并且由FPGA 927访问(例如，在启动期间)，以配置FPGA927来实现电压监测器106和开关控制器108的功能。

输入组件可以操作以用于接收指示整流电压的电压的信号(例如，来自耦合到辅助整流器230的输出端的传感器)。输出组件通常操作以用于提供一个或多个模拟或数字信号，以实现开关控制器108的操作方面。例如，输出部分可以将开关控制信号(DC控制信号)发送到开关112。

所描绘的收发器组件928包括N个收发器链，其可以用于经由无线或有线网络与外部设备通信。N个收发器链中的每一个可以表示与特定通信方案(例如，WiFi、以太网、Profibus等)相关联的收发器。

提供所公开的实施例的先前描述以使任何本领域技术人员能够制造或使用本发明。对这些实施例的各种修改对于本领域技术人员来说将是显而易见的，并且在不脱离本发明的精神或范围的情况下，本文定义的一般原理可以适用于其他实施例。因此，本发明不旨在限于本文所示的实施例，而是符合与本文公开的原理和新颖特征一致的最宽范围。