一种时间调制相控阵馈电网络芯片及时间调制射频系统
阅读说明：本技术 一种时间调制相控阵馈电网络芯片及时间调制射频系统 (Time modulation phased array feed network chip and time modulation radio frequency system ) 是由 黄同德 曹瀚璋 吴文 于 2021-06-10 设计创作，主要内容包括：本发明公开了一种时间调制相控阵馈电网络芯片,包括：数控衰减器模块101用以实现时间幅度调制,且消除各个芯片由于工艺导致的不一致性；0/90°移相器模块103用于与可重构功分器模块的威尔金森功分器WKD2共同作用,形成I/Q正交通路,以实现正交时间调制的相控阵系统；0/180°移相器模块104受FPGA控制电路控制,以实现时间相位调制；放大器模块105由功率放大器与低噪声放大器组成,用以对发射或者接收的射频信号进行放大,以实现系统对发射信号与接收信号的功率要求；此外,所有模块均集成于单一氮化镓基时间调制相控阵馈电网络芯片当中。本发明还提出一种时间调制射频系统。本发明能够有效缩小时间调制射频系统的体积,提高移相精度、且系统具有更高线性度。(The invention discloses a time modulation phased array feed network chip, which comprises: the numerical control attenuator module 101 is used for realizing time amplitude modulation and eliminating inconsistency of each chip caused by processes; the 0/90-degree phase shifter module 103 is used for forming an I/Q orthogonal path under the combined action of a Wilkinson power divider WKD2 of the reconfigurable power divider module so as to realize a phased array system of orthogonal time modulation; the 0/180 ° phase shifter module 104 is controlled by the FPGA control circuit to achieve time phase modulation; the amplifier module 105 is composed of a power amplifier and a low noise amplifier, and is used for amplifying a transmitted or received radio frequency signal so as to meet the power requirement of the system on the transmitted signal and the received signal; in addition, all modules are integrated in a single GaN-based time modulation phased array feed network chip. The invention also provides a time modulation radio frequency system. The invention can effectively reduce the volume of the time modulation radio frequency system, improve the phase shift precision and ensure that the system has higher linearity.)
技术领域
本发明涉及微波单片集成电路及微电子技术，特别涉及一种时间调制相控阵 馈电网络芯片及时间调制射频系统。
背景技术
近年来，随着无线通信系统的发展，相控阵天线系统被广泛应用在精确制导、 导航系统、航空航天等领域。传统的相控阵天线系统辐射特性是通过控制馈电网 络的馈电幅度和相位来实现的，所以要求其馈电网络中含有精准的移相器和可变 增益放大器。在微波/毫米波频段，移相器的设计复杂，且移相精度不高。因此 时间调制射频系统具有非常广泛的应用前景。
时间调制射频系统是将时间维度引入到三维天线阵列设计当中，通过FPGA 将周期性的控制时序施加到高速射频开关，从而使得天线阵列具有时间调制工作 特性。中国专利申请CN 109037972提出了一种基于二重时间调制天线复权重馈 电网络，该专利所述的馈电网络利用正交调制原理，实现了单边带时间调制，拓 宽了无混叠的信号带宽。但是以上专利主要内容体现在实现二重时间调制天线复 权重的实现方法，并未完全考虑到相控阵系统的射频前端电路、实际电路设计中 非线性效应、各部分模块之间的匹配等电路设计层面的问题，具体如下：
(1)系统的设计过程并未考虑到实际时间调制射频系统中在高发射或者接 收功率之下存在的非线性效应对于时间调制射频系统性能的影响；(2)系统集 成度低，各模块之间存在匹配性能差，插入损耗高等问题，大大增大了系统的体 积、削弱了时间调制射频系统的性能；(3)未考虑到系统中各单元由于加工与 封装过程而存在的不一致性导致的失配问题；(4)没有提及或者没有进行详细 说明收发前端芯片的集成方式，以及接收与发射通道的切换与隔离等关键问题。
发明内容
本发明的目的在于提出一种时间调制相控阵馈电网络芯片及时间调制射频 系统。
实现本发明目的的技术解决方案为：第一方面，本公开提供了一种时间调制 相控阵馈电网络芯片，包括：
数控衰减器模块、可重构功分器模块、0/90°移相器模块、0/180°移相器模块、 放大器模块，所有模块均集成于单一氮化镓基时间调制相控阵馈电网络芯片当中， 其中：
数控衰减器模块101用以实现时间幅度调制，且消除各个芯片由于工艺导致 的不一致性；0/90°移相器模块103用于与可重构功分器模块的威尔金森功分器 WKD2共同作用，形成I/Q正交通路，以实现正交时间调制的相控阵系统；0/180° 移相器模块104受FPGA控制电路控制，以实现时间相位调制；放大器模块105 由功率放大器与低噪声放大器组成，用以对发射或者接收的射频信号进行放大， 以实现系统对发射信号与接收信号的功率要求。
进一步的，所述数控衰减器AT数由M个衰减单元级联构成，由外部驱动 芯片驱动，实现高精度数控衰减。。
进一步的，所述可重构功分器模块由单刀三掷开关SW1、单刀双掷开关SW2 与SW3、威尔金森功分器WKD1、以及相位补偿延迟线DL1、DL2构成；可重 构功分器模块整体呈对称结构，SW1中的两个射频端口分别与相位延迟线DL1、 DL2连接，再分别连接到SW2、SW3的射频端口，SW1另外一个射频端口与威 尔金森功分器WKD1相连接；WKD1的输出端口连接到SW2与SW3的射频端 口；
单刀三掷开关、单刀双掷开关均由外部驱动芯片驱动，由FPGA控制电路或 者硅基逻辑电路对SW1、SW2与SW3施加周期性的通断信号，使可重构功分器 工作在双路或者单路状态；相位补偿延迟线用以实现单路工作状态与双路工作状 态的相位补偿，使信号在两种工作状态之下不存在相位差。
进一步的，所述0/90°移相器模块由两段相位差为90°的片上微带线构成，其 作用是形成I/Q正交通路，以实现正交时间调制的单边带相控阵系统，用以拓宽 系统无混叠信号的带宽。
进一步的，所述0/180°移相器模块由单刀双掷开关SW4、SW5、SW6、SW7 与两段相位差为180°的片上微带线构成；SW4的两个射频端口通过两段相位差 为180°的片上微带线连接SW6的两个射频端口，SW5的两个射频端口通过两段 相位差为180°的片上微带线连接SW7的两个射频端口；
单刀双掷开关由外部驱动芯片驱动，由FPGA控制电路或者硅基逻辑电路对 开关SW4、SW5、SW6、SW7施加周期性通断信号，以实现馈电网络的相位加 权。
进一步的，所述放大器模块由功率放大器PA、低噪声放大器LNA以及单刀 双掷开关SW8构成；其中功率放大器PA作用是对发射信号进行放大；低噪声 放大器LNA作用为对天线接收的信号进行放大；开关SW8的作用是根据信号发 射或者接收的场景选择功率放大器或低噪声放大器工作。
第二方面，本公开提供了一种时间调制射频系统，包括：
N个时间调制相控阵馈电网络芯片、1-N功分器、FPGA控制电路或者硅基 逻辑电路、驱动电路以及N个天线阵元；
所述N个时间调制相控阵馈电网络芯片用以构成时间调制射频系统的馈电 网络；所述1-N功分器用以对N个芯片单元进行功率分配/合成，以构成时间调 制射频阵列；所述FPGA控制电路或者硅基逻辑电路发出周期性通断信号，用以 周期性改变芯片内开关的工作状态，以实现时间调制射频系统的相位加权，以及 发出控制信号，用以对各芯片中的数控衰减器进行控制，以实现高精度衰减；所 述驱动电路位于FPGA控制电路或者硅基逻辑电路与N个时间调制相控阵馈电 网络芯片之间，用于实现FPGA控制电路产生的控制信号电位与输入到芯片的控 制信号的电位转换；所述天线置于时间调制相控阵馈电网络芯片外部，用于发射 /接收射频信号。
本发明与现有技术相比，其显著优点为：(1)基于氮化镓基设计的芯片具 有高频、高功率、耐高压的特点，可以有效提升在高功率工作状态下的线性度； (2)集成设计的芯片可以大大缩小时间调制射频系统的体积，大大提升了系统 的集成度；(3)馈电网络的各模块均集成在单一芯片当中，有效地减小了各个 模块之间的工艺与封装失配、阻抗失配以及插入损耗，有助于大幅提升系统性能； (4)所设计的高精度数控衰减器可以实现馈电网络的幅度加权，并且可以有效 地减小系统单个馈电芯片由于工艺产生的不一致性，使系统具有更好的波束控制 特性。
附图说明
图1是本发明实施例提供的一种时间调制相控阵馈电网络芯片各模块分布 示意图；
图2是本发明实施例提供的一种时间调制相控阵馈电网络芯片拓扑结构图；
图3是本发明实施例提供的时间调制射频系统的结构示意图；
图4是本发明实施例提供的一种时间调制相控阵馈电网络芯片中功率放大 器测试结果图；
图5是本发明实施例提供的一种时间调制相控阵馈电网络芯片中低噪声放 大器测试结果图；
图5(a)为本发明实施例提供的一种时间调制相控阵馈电网络芯片中低噪 声放大器增益的测试结果图；
图5(b)为本发明实施例提供的一种时间调制相控阵馈电网络芯片中低噪 声放大器噪声系数的测试结果图；
图5(c)为本发明实施例提供的一种时间调制相控阵馈电网络芯片中低噪 声放大器增益1dB压缩点的测试结果图；
图6是本发明实施例提供的时间调制脉冲波形图；
图6(a)是本发明实施例提供的同相通道的时间调制脉冲波形图；
图6(b)是本发明实施例提供的正交通道的时间调制脉冲波形图；
图6(c)是本发明实施例提供的总电路的时间调制脉冲波形图；
图7是本发明实施例提供的一种时间调制射频系统的输出信号频谱归一化 分布图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅用以解 释本申请，并不用于限定本申请。
图1是本公开实施例提供的一种时间调制相控阵馈电网络芯片各模块分布 示意图，请参见图1，在芯片中，从左至右包含数控衰减器模块101、可重构功 分器模块102、0/90°移相器模块103、0/180°移相器模块104、放大器模块105。 数控衰减器模块101用以消除各个芯片由于工艺导致的不一致性；0/90°移相器 模块103用于与可重构功分器模块的威尔金森功分器WKD2共同作用，形成I/Q 正交通路，以实现正交时间调制的相控阵系统；0/180°移相器模块104受FPGA 控制电路控制，以实现时间调制；放大器模块105由功率放大器与低噪声放大器 组成，用以对发射或者接收的射频信号进行放大，以实现系统对发射信号与接收 信号的功率要求；所有模块均集成于单一氮化镓基时间调制相控阵馈电网络芯片当中，且各个模块之间均进行良好匹配。
图2是本公开实施例提供的一种时间调制相控阵馈电网络芯片拓扑结构，101为数控衰减器模块，由数控衰减器AT构成；数控衰减器AT是一种基于氮 化镓基的6位数控衰减器，包括顺序级联的8dB衰减单元、4dB衰减单元、1dB 衰减单元、0.5dB衰减单元、0.25dB衰减单元和2dB衰减单元，级联的衰减单元 可以有效提高数控衰减器的衰减精度、减小插入损耗；数控衰减器由VT1～VT66 个控制字进行控制，衰减真值表由表1所示；
表1衰减真值表
102为可重构功分器模块，其由单刀三掷开关SW1、单刀双掷开关SW2与 SW3、威尔金森功分器WKD1、以及相位补偿延迟线DL1、DL2构成，其构成 方式的拓扑结构如图所示。可重构功分器模块整体呈对称结构，SW1中的两个 射频端口分别与相位延迟线DL1、DL2连接，再分别连接到SW2、SW3的射频 端口；SW1另外一个射频端口与威尔金森功分器WKD1相连接；WKD1的输出 端口连接到SW2与SW3的射频端口。单刀三掷开关SW1、单刀双掷开关SW2 与SW3均由外部驱动芯片驱动，且FPGA可以对开关施加周期性的通断信号， 使可重构功分器工作在双路或单路状态；相位补偿延迟线DL1与DL2分别由一 段片上微带线构成，用以实现单路工作状态与双路工作状态的相位补偿，使信号 在两种工作状态之下不存在相位差。
103为0/90°移相器模块，是由两段相位差为90°的片上微带线构成，其作用 是形成I/Q正交通路，以实现正交时间调制的单边带相控阵系统，用以拓宽系统 无混叠信号的带宽。
104为0/180°移相器模块，其由单刀双掷开关SW4、SW5、SW6、SW7与 两段相位差为180°的片上微带线构成。SW4的两个射频端口通过两段相位差为180°的片上微带线连接SW6的两个射频端口，SW5的两个射频端口通过两段相 位差为180°的片上微带线连接SW7的两个射频端口。单刀双掷开关由外部驱动 芯片驱动，且FPGA可以对开关SW4、SW5、SW6、SW7施加周期性通断信号， 以实现馈电网络的相位加权。
105为放大器模块，其由功率放大器PA、低噪声放大器LNA以及单刀双掷 开关SW8构成；其中功率放大器PA作用是对发射信号进行放大；低噪声放大 器LNA作用为对天线接收的信号进行放大；开关SW8的作用是根据信号发射或 者接收的场景选择功率放大器或低噪声放大器工作。
可选的，在本公开实例中，采用一种Doherty放大器设计技术，并充分发挥 基于氮化镓基的优势。图4是本公开实施例提供的时间调制相控阵馈电网络芯片 中功率放大器测试结果，请参见图4，功率放大器在设计频段内饱和输出功率大 于36dBm，饱和输出附加功率效率大于30％；输出功率8dB回退时的功率附加 效率大于20％；增益1dB压缩点对应的输出功率为30dBm。
可选的，在本公开实例中，基于氮化镓基工艺设计了一两级低噪声放大器。 图5是本公开实施例提供的一种时间调制相控阵馈电网络芯片低噪声放大器测 试结果。请参见图5，低噪声放大器在设计频段内增益大于29dB，噪声系数低 于2.1dB，增益1dB压缩点大于18.5dBm。
图3是本公开实施例提供的时间调制射频系统的结构示意图，请参见图3， 在系统中，包含N个时间调制相控阵馈电网络芯片、1-N功分器、FPGA控制电 路、驱动电路以及N个天线。其中，时间调制相控阵馈电网络芯片用以实现对 每个天线进行馈电，组成时间调制射频系统的馈电网络；1-N功分器用以对N个 芯片单元进行功率分配/合成；FPGA控制电路发出周期性通断信号，用以周期性 改变芯片内开关的工作状态，以实现时间调制射频系统的相位加权；除此之外， FPGA控制电路发出控制信号，用以对各芯片中的数控衰减器进行控制，以实现 高精度衰减；驱动电路位于FPGA控制电路与N个时间调制相控阵馈电网络芯片之间，用于实现FPGA控制电路产生的控制信号电位与输入到芯片的控制信号 的电位转换；天线置于时间调制相控阵馈电网络芯片外部，与功率放大器后段/ 低噪声放大器前端相连接，用于发射/接收射频信号。
图6是本公开实施例提供的时间调制脉冲波形，请参见图6，601为同向通 道上的时间调制脉冲波形；602为正交通道上的时间调制脉冲波形；603为总电 路上的时间调制脉冲波形；其中脉冲调制波形是通过FPGA控制电路产生周期性 的时间调制信号，经过驱动电路施加到芯片中的单刀三掷开关与单刀双掷开关上 产生的；请参见图6，图中所示的脉冲调制函数时序满足以下关系式：
在上式中，τ′与τ”分别为导通状态和单路状态下的导通时间，与分别表 示同相通路上双路状态的起始时刻，与分别表示正交通路上双路状态的起 始时刻，与分别表示同相通路上单路状态的起始时刻，与分别表示 正交通路上单路状态的起始时刻，Tp为时间调制脉冲波形的周期。
在满足上述公式时，本实施例中的时间调制射频系统可以输出+1次边带信 号，且无混叠信号带宽为8fp。式中，fp为时间调制脉冲波形的频率。
图7是本公开实施例提供的一种时间调制射频系统的输出信号频谱归一化 分布，请参见图7，时间调制射频系统的输出信号频谱最大无用边带为-7次边带， 最大无用边带电平低于-16.5dB。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实 施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的 组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普 通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进， 这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求 为准。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：接触装置和电动机