具体实施方式

下面将结合附图，对本发明中的技术方案进行描述。

以下先对下文中涉及的部分用语进行解释说明，以便于本领域技术人员理解。

(1)应用型专用集成电路(application specific integrated circuit，ASIC)

ASIC是一种专用芯片，是为了某种特定的需求而专门定制的芯片的統称。比如专用的音频处理器、视频处理器，同时目前很多专用的人工智能(artificial intelligence，AI)芯片也可以看作是ASIC的一种。

(2)现场可编程门阵列(fieldprogrammable gate array，FPGA)

FPGA是由许多的逻辑单元构成的逻辑器件，其中逻辑单元包括门、查找表和触发器，它具有丰富硬件资源、强大并行处理能力和灵活可重配置能力，在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，它是作为专用芯片(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA包括通用输入输出(general purpose input output，GPIO)接口和低电压差分信号(low voltage differential signaling，LVDS)接口，FPGA的每个管脚在上电后被定义为LVDS接口或GPIO接口，这样，FPGA管脚的电气特性在上电后是稳定不变的。

本发明提供的基于FPGA接收MIPI信号的方法可以基于MIPI信号在不同传输模式下的信号电平特点，采用FPGA的LVDS接口和GPIO接口同时接收MIPI信号，其中，MIPI信号是被升压之后再接入GPIO接口，所以可以解决FPGA因高电平幅值不一致，不能够正确接收MIPI信号的问题。因为LVDS接口可以识别MIPI信号的传输模式切换为低功耗传输模式，在低功耗传送模式下，FPGA确定所接收的MIPI信号为消隐数据；GPIO接口可以识别MIPI信号的传输模式切换为高速传输模式，在高速传输模式下，LVDS接口可以接收到MIPI信号的各行串行有效图像数据，所以可以实现在不借助其它芯片的情况下，由FPGA接收MIPI信号。

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述。其中，在本发明实施例的描述中，以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本发明的限制。如在本发明的说明书和所附权利要求书中所使用的那样，单数表达形式“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本发明以下各实施例中，“至少一个”、“一个或多个”是指一个或两个以上(包含两个)。术语“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系；例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本发明的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。术语“连接”包括直接连接和间接连接，除非另外说明。“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在本发明实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本发明实施例中被描述为“示例性地”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。

如图2所示，为适用于本发明实施例的通信系统，该系统包括图像传感器10、FPGA20。其中，图像传感器10通过MIPI接口向FPGA发送MIPI信号。MIPI信号除了包括MIPI数据(如MIPI data0、MIPI data1、MIPI data2和MIPI data3)，还包括MIPI CLK(时钟)信息。该MIPI信号可以为来自显示屏接口的数字语音内插(digital-speech interpolation，DSI)信号或者来自摄像头接口的互补金属氧化物半导体图像传感器(CMOS sensorinterface，CSI)信号，也可以是来自于移动终端其它MIPI接口的信号，该MIPI接口410可以为GTX、GTH等接口。

FPGA20中包括LVDS接口和GPIO接口，LVDS接口，用于接收来自图像传感器的MIPI信号，GPIO接口，用于在LVDS接口接收所述MIPI信号的同时，接收升压后的该MIPI信号。因MIPI信号在接入GPIO接口前被升压，所以可以解决FPGA因高电平幅值不一致，不能够正确接收MIPI信号的问题。FPGA20也可以替换为包含ASIC芯片的终端设备或者包含FPGA的终端设备，又或者是包含ASIC/FPGA的嵌入式系统。因图像传感器10输出的MIPI信号是差分信号，FPGA20可以实现将接收的来自图像传感器10的图像数据转换为并行图像数据，并输出帧同步信号(vsync)和行同步信号(hsync)和该行对应的图像数据，以便于与FPGA连接的图像信号处理器或上位机区分并行图像数据属于哪一帧和哪一行。

本发明中的包含ASIC/FPGA的终端设备也可以称为用户设备(user equipment，UE)、接入终端、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理或用户装置。本发明的实施例中的终端设备可以是手机(mobile phone)、平板电脑(Pad)、智能打印机、火车探测器、加油站探测器、带无线收发功能的电脑、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端等等。本发明的实施例对应用场景不做限定。

应理解，图2仅为便于理解而示例的简化示意图，该通信系统中还可以包括其他图像信号处理器或者还可以包括其他终端设备，图2中未予以画出。

本发明实施例提供的一种基于FPGA接收MIPI信号的方法，该方法可以由图1所示的通信系统中的FPGA20来执行。应理解，本发明中，由FPGA20执行的步骤也可以具体由FPGA20的一个或多个模块或部件执行。如图3所示，示出本发明实施例提供的一种基于FPGA接收MIPI信号的方法，该方法包括：

S301，在FPGA接收MIPI信号的过程中，当LVDS接口确定MIPI信号从高速传输模式切换为低功耗传输模式时，在低功耗传输模式下，确定所接收的MIPI信号为消隐数据；当GPIO接口确定MIPI信号从低功耗传输模式切换为高速传输模式时，在高速传输模式下LVDS接口接收并解码得到MIPI信号的一行串行有效图像数据。

该步骤中，一种可能的实施方式中，该LVDS接口确定MIPI信号从高速传输模式切换为低功耗传输模式的方式包括：该LVDS接口获取接收的MIPI信号的尾部信息；根据该尾部信息，确定MIPI信号从高速传输模式切换为低功耗传输模式。该方法中，LVDS可以根据接收的MIPI信号的尾部信息，确定MIPI信号从高速传输模式切换为低功耗传输模式，尾部信息可以是预设字符。

在一种可能的实施方式中，GPIO接口确定该MIPI信号从低功耗传输模式切换为高速传输模式的方式包括：根据所述GPIO接口由能够接收到MIPI信号至无法接收到MIPI信号的变化，确定该MIPI信号从低功耗传输模式切换为高速传输模式。也就是说，因MIPI信号从1.2V升压至2.5后能够被GPIO接口接收，从200mV升压后仍不能被GPIO接口接收，GPIO接口可以依据MIPI信号由能够被接收到改变为不能够被接收到的时机，确定MIPI信号从低功耗传输模式切换为高速传输模式，这时，FPGA可以通过LVDS接口接收MIPI信号的有效数据。

S302，重复执行上述步骤，直至LVDS接口接收并解码得到MIPI信号的最后一行串行有效图像数据后，FPGA将各行串行有效图像数据转换为并行图像数据。

上述方法中，因MIPI信号在高速传输模式下为低压差分信号，具有抗干扰性强的优点，在低功耗传输模式下为单端信号，具有功耗低的优点。FPGA的LVDS接口可以正确解码在高速传输模式下的MIPI信号，但无法正确解码在低功耗传输模式下的MIPI信号。因此，上述方法中，GPIO接口可以识别MIPI信号的传输模式切换为高速传输模式，在高速传输模式下，LVDS接口可以接收到MIPI信号的各行串行有效图像数据；LVDS接口可以识别MIPI信号的传输模式切换为低功耗传输模式，在低功耗传送模式下，FPGA确定所接收的MIPI信号为消隐数据，从而实现在不借助其它芯片的情况下，由FPGA接收MIPI信号。

一般地，一帧图像数据由1080行组成，这样，LVDS接口接收了1080行串行有效图像数据后，就可以得到一帧图像数据，然后把串行有效图像数据最后转成类似于数字视频端口(digital video port)形式的并行数据信号，以便于数字视频显示设备正确显示图像。这样，FPGA可以实现接收MIPI信号。

结合图4来说，MIPI信号包括MIPI_R_DP1和MIPI_R_DN1，在低功耗传输模式下，MIPI_R_DP1和MIPI_R_DN1不是差分信号，而是相互独立的；在高速传输模式下，MIPI_R_DP1和MIPI_R_DN1是差分信号。从图4中可见，MIPI_R_DP1和MIPI_R_DN1接入FPGA的LVDS接口，另外MIPI_R_DP1和MIPI_R_DN1还接入升压电路芯片U5，MIPI_R_DP1和MIPI_R_DN1经过升压电路芯片U5升压后接入FPGA的GPIO接口，这样，在高速传输模式下，FPGA通过LVDS接口可以接收MIPI信号，当MIPI信号从高速传输模式切换为低功耗模式时，FPGA通过LVDS接口可以确定传输模式发生切换，从而MIPI信号处于行消隐(lv-blanking)时间，也就是说在低功耗模式下FPGA接收的图像数据为无效数据。当MIPI信号从低功耗传输模式切换为高速传输模式时，FPGA通过GPIO接口可以确定传输模式发生切换，从而FPGA通过LVDS接口接收来自MIPI信号的一行图像数据。具体的，FPGA通过所述LVDS接口获取MIPI信号的有效数据中的头部包括设定字符(如0XB8)时，开始接收来自MIPI信号的一行图像数据。依次类推，重复执行上述步骤，直至所述FPGA通过LVDS接口接收MIPI信号的最后一行图像数据后，最终FPGA将接收的MIPI信号的各行串行图像数据转换为并行图像数据。

本发明实施例还提供如图5所示的通信系统，包括图像传感器10、FPGA20和图像信号处理器30。参见图5，该FPGA20包括MIPI解码模块501和DVP数据生成模块502。其中，MIPI解码模块501连接MIPI接口并且适于解码被编码的MIPI信号(MIPI信号包括图像数据和恢复时钟信息)，该MIPI解码模块501可以为8b/10b解码器、64b/66b解码器或者曼彻斯特解码器。在一个实施例中，MIPI解码模块501通过内置PLL电路的专用时钟恢复芯片恢复时钟信息，恢复后的时钟信息为后续电路提供时钟源及数据采样基准。数字视频端口(digitalvideo port，DVP)数据生成模块502，用于生成并行图像数据。图像信号处理器30，用于发送帧信号、行信号和所述行信号对应的并行图像数据至图像信号处理器30，由图像信号处理器30进行后续的降噪等处理。

图6给出了一种终端设备600的结构示意图。终端设备600可用于实现上述方法实施例中描述的方法，可以参见上述方法实施例中的说明。所述终端设备600可以是芯片，网络设备(如基站)，终端设备或者其他网络设备等。

所述终端设备600包括一个或多个处理器601。所述处理器601可以是通用处理器或者专用处理器等。例如可以是基带处理器、或中央处理器。基带处理器可以用于对通信协议以及通信数据进行处理，中央处理器可以用于对通信装置(如，基站、终端、或芯片等)进行控制，执行软件程序，处理软件程序的数据。所述通信装置可以包括收发单元，用以实现信号的输入(接收)和输出(发送)。例如，通信装置可以为芯片，所述收发单元可以是芯片的输入和/或输出电路，或者通信接口。所述芯片可以用于终端或基站或其他网络设备。又如，通信装置可以为终端或基站或其他网络设备，所述收发单元可以为收发器，射频芯片等。

所述终端设备600包括一个或多个所述处理器601，所述一个或多个处理器601可实现图3所示的实施例中FPGA所示的方法。

可选的，处理器601除了实现图3所示的实施例的方法，还可以实现其他功能。

可选的，一种设计中，处理器601也可以包括指令603，所述指令可以在所述处理器上被运行，使得所述通信装置700执行上述方法实施例中描述的方法。

在又一种可能的设计中所述终端设备600中可以包括一个或多个存储器602，其上存有指令604，所述指令可在所述处理器上被运行，使得所述终端设备600执行上述方法实施例中描述的方法。可选的，所述存储器中还可以存储有数据。可选的处理器中也可以存储指令和/或数据。例如，所述一个或多个存储器602可以存储上述实施例中所描述的对应关系，或者上述实施例中所涉及的相关的参数或表格等。所述处理器和存储器可以单独设置，也可以集成在一起。

在又一种可能的设计中，所述终端设备600还可以包括通信接口605以及天线606。所述处理器601可以称为处理单元，对通信装置(终端或者基站)进行控制。所述通信接口605可以称为收发机、收发电路、或者收发器等，用于通过天线606实现通信装置的收发功能。

应理解，在本发明实施例中的处理器可以是中央处理单元(Central ProcessingUnit，CPU)，该处理器还可以是其他通用处理器、数字信号处理器(digital signalprocessor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本发明所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

应注意，本发明实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

可以理解，本发明实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

本发明实施例还提供了一种计算机可读介质，其上存储有计算机程序，该计算机程序被计算机执行时实现上述任一方法实施例所述方法。

本发明实施例还提供了一种计算机程序产品，该计算机程序产品被计算机执行时实现上述任一方法实施例所述方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(Digital Subscriber Line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，高密度数字视频光盘(Digital Video Disc，DVD))、或者半导体介质(例如，固态硬盘(Solid State Disk，SSD))等。

应理解，上述处理装置可以是一个芯片，所述处理器可以通过硬件来实现也可以通过软件来实现，当通过硬件实现时，该处理器可以是逻辑电路、集成电路等；当通过软件来实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现，改存储器可以集成在处理器中，可以位于所述处理器之外，独立存在。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。