封装结构、印制电路板及电子设备

文档序号:1878788 发布日期:2021-11-23 浏览:10次 >En<

阅读说明:本技术 封装结构、印制电路板及电子设备 (Packaging structure, printed circuit board and electronic equipment ) 是由 叶峰 虞程华 于 2020-05-19 设计创作,主要内容包括:本发明公开了一种封装结构、印制电路板及电子设备,该封装结构包括基板、电子元件和焊盘组件,焊盘组件包括焊盘本体和导电本体,导电本体设于焊盘本体的外围,焊盘组件的阻抗等于预设阻抗Z-(0);电子元件与焊盘本体电连接,焊盘本体与信号线连接;基板包括导电层和介质层,介质层包括第一介质层,导电层包括第一导电层;焊盘组件和信号线设于第一介质层的外表面,第一导电层设于第一介质层背离焊盘组件的一侧,第一介质层设有通孔,通孔的内表面设有导电膜,导电本体通过导电膜与第一导电层连接;导电层设有开口结构,焊盘本体在导电层的正投影位于开口结构内。本发明提出的封装结构有利于提升阻抗连续性,改善信号传输效果。(The invention discloses a packaging structure, a printed circuit board and electronic equipment, wherein the packaging structure comprises a substrate, an electronic element and a pad component, the pad component comprises a pad body and a conductive body, the conductive body is arranged on the periphery of the pad body, and the impedance of the pad component is equal to the preset impedance Z 0 (ii) a The electronic element is electrically connected with the bonding pad body, and the bonding pad body is connected with the signal wire; the substrate comprises a conducting layer and a dielectric layer, the dielectric layer comprises a first dielectric layer, and the conducting layer comprises a first conducting layer; the welding disc assembly and the signal wire are arranged on the outer surface of the first medium layer, the first conducting layer is arranged on one side of the first medium layer, which is far away from the welding disc assembly, the first medium layer is provided with a through hole, the inner surface of the through hole is provided with a conducting film, and the conducting body is connected with the first conducting layer through the conducting film; the conducting layer is provided with an opening structure, and the orthographic projection of the bonding pad body on the conducting layer is located in the opening structure. The packaging structure provided by the invention is beneficial to improving the impedance continuity and improving the signal transmissionAnd (5) effect.)

封装结构、印制电路板及电子设备

技术领域

本发明涉及电子器件技术领域,尤其涉及一种封装结构、印制电路板及电子设备。

背景技术

在高速串行链路系统中,为增大电路的噪声容限,通常需要在信号输入端和信号输出端接入交流耦合电容,从而提高高速信号的抗干扰能力。

在高速链路中,信号传输路径的阻抗与信号线的宽度负相关,信号线的宽度越大,信号传输路径的阻抗越小。但是,交流耦合电容的封装焊盘的宽度远远大于信号线的宽度,因此,焊盘阻抗小于信号线的阻抗,导致高速链路在焊盘处阻抗不连续的问题,阻抗不连续会导致信号反射失真,随着信号传输速率不断提升,阻抗不连续对信号完整性的影响越来越大,影响信号传输效果。

发明内容

本发明提供一种封装结构,解决了高速链路在焊盘处阻抗不连续的问题,可实现定量控制焊盘阻抗,改善信号传输效果。

第一方面,本发明实施例提供了一种封装结构,包括:基板、电子元件和焊盘组件,所述焊盘组件包括焊盘本体和与所述焊盘本体相对设置的导电本体,所述导电本体设于所述焊盘本体的外围,所述导电本体与所述焊盘本体之间设有空间间隔,所述焊盘组件的阻抗等于预设阻抗Z0;所述电子元件与所述焊盘本体电连接,所述焊盘本体与对应的信号线连接;所述基板包括导电层和介质层,所述介质层设于相邻两个导电层之间,所述介质层包括第一介质层,所述导电层包括第一导电层;所述焊盘组件和所述信号线设于所述第一介质层的外表面,所述第一导电层设于所述第一介质层背离所述焊盘组件的一侧,所述第一介质层设有通孔,形成所述通孔的内壁面设有导电膜,所述导电本体通过所述导电膜与所述第一导电层连接;所述导电层设有开口结构,所述焊盘本体在所述导电层的正投影位于所述开口结构内。

可选地,所述导电本体呈带状结构,所述导电本体的延伸方向平行于所述信号线的延伸方向;在平行于所述信号线的延伸方向上,所述导电本体的长度大于等于所述焊盘本体的长度。

可选地,所述导电本体呈半包围结构;在平行于所述信号线的延伸方向上,所述导电本体的长度大于等于所述焊盘本体的长度;在垂直于所述信号线的延伸方向上,所述导电本体与所述信号线的最小间距大于预设距离阈值。

可选地,所述导电本体靠近所述焊盘本体一侧的边缘与所述焊盘本体靠近所述导电本体一侧的边缘之间具有第一间距L。

可选地,所述导电本体包括铜箔。

可选地,所述导电本体在所述第一导电层的正投影完全覆盖所述通孔在所述第一导电层的正投影。

可选地,所述电子元件包括交流耦合电容。

第二方面,本发明实施例还提供了一种印制电路板,包括上述封装结构。

第三方面,本发明实施例还提供了一种电子设备,包括上述印制电路板。

本发明实施例提供的电子设备,设置封装结构,该封装结构通过在焊盘本体周围设置导电本体,且导电层在焊盘本体对应的区域设置开口结构,在交流电信号流经焊盘本体时,导电本体为信号提供回流路径,以增大焊盘组件的阻抗,解决了高速链路在焊盘处阻抗不连续的问题,通过调整导电本体与焊盘本体之间的间距可实现精确控制焊盘阻抗,有利于提升阻抗连续性,改善信号传输效果。

附图说明

图1是本发明实施例的一种封装结构的剖面结构示意图;

图2是本发明实施例的一种封装结构的俯视结构示意图;

图3是本发明实施例的一种焊盘组件的结构示意图;

图4是本发明实施例的另一种焊盘组件的结构示意图;

图5是本发明实施例的一种印制电路板的结构示意图;

图6是本发明实施例的一种电子设备的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。

图1是本发明实施例的一种封装结构的剖面结构示意图。图2是本发明实施例的一种封装结构的俯视结构示意图。本实施例可适用于对交流链路中的封装焊盘阻抗进行精确调整的应用场景,其中,信号线140用于传输交流电信号。

如图1所示,本发明实施例提供的封装结构01包括:基板110、电子元件120和焊盘组件130。

结合参考图1和图2所示,焊盘组件130包括多个焊盘本体301和与焊盘本体301相对设置的导电本体302,导电本体302设于焊盘本体301的外围,导电本体302与焊盘本体301之间设有空间间隔,调整导电本体302与焊盘本体301之间的空间间隔,以使得焊盘组件130的阻抗等于预设阻抗Z0;电子元件120焊接于焊盘本体301并与焊盘本体301电连接,焊盘本体301与对应的信号线140连接;基板110包括导电层101和介质层102,导电层101和介质层102层叠间隔设置,介质层102设于相邻两个导电层101之间,介质层102包括第一介质层M01,第一介质层M01与基板110的顶层或者底层相邻,基板110的顶层或者底层均为导电层,基板110的顶层或者底层可用于设置信号线,导电层包括第一导电层L01;焊盘组件130和信号线140设于第一介质层M01的外表面,第一导电层L01设于第一介质层M01背离焊盘组件130的一侧,第一介质层M01设有通孔103,形成通孔103的内壁面设有导电膜104,导电本体302通过导电膜104与第一导电层L01连接;导电层101设有开口结构105,焊盘本体301在导电层101的正投影位于开口结构105内。

其中,焊盘组件130和信号线140同层设置,例如可将焊盘组件130和信号线140设于基板110的顶层或者底层,焊盘本体301、导电本体302和信号线140均为敷设于第一介质层M01外表面的导电材料。

其中,焊盘组件130和信号线140可设于基板110的顶层或者底层。若将焊盘组件130和信号线140设于基板110的顶层,则第一介质层M01外表面为第一介质层M01的顶面;若将焊盘组件130和信号线140设于基板110的底层,则第一介质层M01外表面为第一介质层M01的底面。

可选地,导电本体302可包括铜箔。当然,在导电本体302的导电性能不变的前提下,导电本体302也可采用其他的导电材料,对此不作限制。

在本实施例中,可采用铜箔作为导电本体302,该铜箔与导电层101的导电材料以及信号线140的导电材料可相同,在垂直于基板110的Z方向上,导电本体302的厚度、焊盘本体301的厚度和信号线140的厚度可保持一致,例如厚度可为T,有利于提升信号传输链路中导电材料的归一性。

示例性地,可在第一介质层M01的外表面敷设一层铜箔,通过刻蚀技术保留焊盘本体301、导电本体302和信号线140对应的图形化铜箔。如图2所示刻蚀后的图形化铜箔包括四个焊盘本体301、四条信号线140和设于焊盘本体301外围的导电本体302,其中,焊盘本体301通过信号线140连接在交流链路的信号输入端和信号输出端之间,导电本体302靠近焊盘本体301一侧的边缘与焊盘本体301靠近导电本体302一侧的边缘之间具有第一间距L。

结合参考图1和图2所示,导电层101设有开口结构105,焊盘本体301在导电层101的正投影位于开口结构105内,开口结构105不具备导电材料,也就是说,导电层101在与焊盘本体301对应的区域处设置开口结构105形成镂空,导电层101在与焊盘本体301对应的区域无法形成回流路径。当电子元件120输入端的信号线140将交流电信号传输至焊盘本体301时,设于焊盘本体301外围的导电本体302产生感应电信号,该电信号通过导电膜104传输至第一导电层L01,经设于电子元件120输出端的导电膜104、导电本体302、焊盘本体301和信号线140形成回流路径。

在本实施例中,焊盘本体301具有走线阻抗,导电本体302与焊盘本体301之间的差分阻抗决定了焊盘组件130的阻抗,通过调整第一间距L的参数,可实现精确控制焊盘组件130的阻抗,以使得焊盘组件130的阻抗等于预设阻抗Z0

可选地,参考图1所示,导电本体302在导电层101的正投影位于开口结构105外,也就是说,可设置开口结构105的面积近似等于焊盘本体301的面积,以使得导电层101在与导电本体302对应的区域处存在导电材料,有利于实现导电本体302与第一导电层L01的可靠电连接。

可选地,如图1所示,导电本体302在第一导电层L01的正投影完全覆盖通孔103在第一导电层L01的正投影。

如图1所示,在第一介质层M01中与导电本体302对应的区域设置通孔103,若导电本体302设置在顶层,则第一介质层M01中的通孔103位于导电本体302的正下方;若导电本体302设置在底层,则第一介质层M01中的通孔103位于导电本体302的正上方,可设置通孔103的截面积小于等于导电本体302的底面积,导电本体302充分接触设于通孔103内表面的导电膜104,以使得导电本体302通过导电膜104与第一导电层L01电连接。

由此,本发明实施例提出的封装结构,通过在设置电子元件的焊盘本体周围设置导电本体,且导电层在焊盘本体对应的区域设置镂空,在交流电信号流经焊盘本体时,导电本体为信号传输提供回流路径,增大焊盘组件的阻抗,解决了高速链路在焊盘处阻抗不连续的问题,通过调整导电本体与焊盘本体之间的间距可实现定量控制焊盘阻抗,有利于降低设置电子元件对阻抗连续性的影响,改善信号传输效果。

示例性地,本发明实施例提供了两种焊盘组件的具体实施例。

图3是本发明实施例的一种焊盘组件的结构示意图。图4是本发明实施例的另一种焊盘组件的结构示意图。

可选地,如图3和图4所示,导电本体302设于焊盘本体301的外围,导电本体302靠近焊盘本体301一侧的边缘与焊盘本体301靠近导电本体302一侧的边缘之间具有第一间距L。

其中,导电本体302与焊盘本体301相对设置,且导电本体302与焊盘本体301之间具有第一间距L,以使得在交流电信号流经焊盘本体301时,导电本体302可产生感应电信号,导电本体302与信号线140在空间上间隔设置,例如,可设置导电本体302与信号线140之间的间隔大于第一间距L,避免导电本体302与信号线140接触导致的短路风险。

实施例一

本发明实施例一提供的焊盘组件包括呈带状结构的导电本体。

可选地,如图3所示,导电本体302呈带状结构,导电本体302的延伸方向平行于信号线140的延伸方向;在平行于信号线140的延伸方向X上,导电本体302的长度L10大于等于焊盘本体301的长度L20。

在本实施例中,如图3所示,定义平行于信号线140的延伸方向为X方向、垂直于信号线140的方向为Y方向,在Y方向上,导电本体302的延伸方向平行于X方向,焊盘本体301呈矩形结构,信号线140与焊盘本体301的一个顶点连接,且信号线140远离导电本体302一侧的边缘与焊盘本体301远离导电本体302一侧的边缘对齐。在平行于信号线140的延伸方向X上,导电本体302的长度L10大于等于焊盘本体301的长度L20,以使得在交流电信号流经焊盘本体301时,导电本体302可以感应产生电信号,由导电本体302为电信号传输提供回流路径,有利于提升导电本体302与焊盘本体301之间的信号传输能力。

示例性地,导电本体302包括第一带状导电本体和第二带状导电本体,第一带状导电本体和第二带状导电本体对称设于多个焊盘本体301组合体的两侧,第一带状导电本体和第二带状导电本体的延伸方向平行于信号线140的延伸方向;在平行于信号线140的延伸方向X上,第一带状导电本体和第二带状导电本体的长度大于等于焊盘本体301的长度。当然,在平行于信号线140的延伸方向X上,第一带状导电本体和第二带状导电本体可具有不同的长度,对此不作限制。

实施例二

本发明实施例二提供的焊盘组件包括呈半包围结构的导电本体。

可选地,如图2和4所示,导电本体302呈半包围结构,导电本体302具有平行于信号线140的延伸方向X方向的第一导电部3021和垂直于信号线140的延伸方向的第二导电部3022;在平行于信号线140的延伸方向X方向上,导电本体302的长度L10大于等于焊盘本体301的长度L20;在垂直于信号线140的延伸方向上,导电本体302与信号线140的最小间距L30大于预设距离阈值,其中,导电本体302与信号线140的最小间距L30即为第二导电部3022与信号线140之间的间距。

具体地,如图2和4所示,定义平行于信号线140的延伸方向为X方向、垂直于信号线140的方向为Y方向,焊盘本体301可呈矩形结构,在Y方向上,焊盘本体301具有第二宽度W2。导电本体302可类C型呈半包围结构,焊盘本体301设于该类C型呈半包围结构内,焊盘本体301具有相互正交的第一边缘a1和第二边缘a2,焊盘本体301的第一边缘a1平行于信号线140的延伸方向。导电本体302的第一导电部3021的延伸方向平行于焊盘本体301的第一边缘,且第一导电部3021与焊盘本体301的第一边缘a1之间具有第一间距L,导电本体302的第二导电部3022的延伸方向平行于焊盘本体301的第二边缘a2,且第二导电部3022与焊盘本体301的第二边缘a2之间具有第一间距L,导电本体302与信号线140的最小间距L30(即第二导电部3022与信号线140之间的间距)大于预设距离阈值,例如,预设距离阈值可为大于的数值,有利于避免导电本体302与信号线140之间的信号干扰,提升导电本体302与焊盘本体301之间的信号传输能力,且避免导电本体302与信号线140接触导致的短路风险。

示例性地,如图2所示,导电本体302可为类C型半包围结构,导电本体302包括第一C型导电本体和第二C型导电本体,第一C型导电本体和第二C型导电本体镜像对称设于焊盘本体301外侧,第一C型导电本体和第二C型导电本体构成具有开口的包围区域,焊盘本体301设置于该包围区域内,信号线140贯穿该包围区域的开口。在平行于信号线140的延伸方向上,第一C型导电本体和第二C型导电本体的长度L10大于等于焊盘本体301的长度L20,以提升导电本体302与焊盘本体301之间的信号传输能力;在垂直于信号线140的延伸方向上,导电本体302与信号线140的最小间距L30(即第二导电部3022与信号线140之间的间距)大于预设距离阈值,例如,预设距离阈值可为大于的数值,有利于避免导电本体302与信号线140之间的信号干扰,提升导电本体302与焊盘本体301之间的信号传输能力,且避免导电本体302与信号线140接触导致的短路风险。

结合参考图2至图4所示,导电本体302与焊盘本体301之间的第一间距L满足如下所示的公式一,

其中,Z0表示预设阻抗,Z表示焊盘本体301的阻抗,D表示两条信号线140之间的间距。

如图2至图4所示,定义平行于信号线140的延伸方向为X方向、垂直于信号线140的方向为Y方向,在Y方向上,两个焊盘本体301之间的间距等于两条信号线140之间的间距D,信号线140具有第一宽度W1,焊盘本体301具有第二宽度W2,在垂直于基板110的Z方向上,焊盘本体301具有厚度T,将上述参数代入如下所示的公式二,计算焊盘本体301的阻抗Z,

其中,Er表示介质层102的介电常数,H表示介质层102的厚度,W2表示焊盘本体301在Y方向上的宽度,T表示焊盘本体301在Z方向上的厚度。

具体地,在封装结构的制备过程中,介质层102确定后,可通过查表法获取介质层102的介电常数Er和介质层102的厚度H,可通过测量法获取焊盘本体301在Y方向上的宽度W2和焊盘本体301在Z方向上的厚度T,将上述参数代入公式二,计算得到焊盘本体301的阻抗Z。

进一步地,根据信号传输链路的阻抗要求确定预设阻抗Z0,典型地,预设阻抗Z0可为100欧姆或者50欧姆。通过测量法获取两条信号线140之间的间距D,将预设阻抗Z0、焊盘本体301的阻抗Z和两条信号线140之间的间距D代入公式一,计算得到导电本体302与焊盘本体301之间的第一间距L的取值。

可选地,电子元件120可包括交流耦合电容。

在本实施例中,如图2所示,焊盘组件130包括四个焊盘本体301,交流耦合电容的引脚焊接于焊盘本体301。

示例性地,如图2所示,用于焊接交流耦合电容的焊盘本体301呈矩形结构,定义平行于信号线140的延伸方向为X方向、垂直于信号线140的方向为Y方向,在Y方向上,该焊盘本体301的第二宽度W2可为22mil,两个焊盘本体301之间的间距D等于两条信号线140之间的间距,D可为18mil,在垂直于基板110的Z方向上,焊盘本体301的厚度T可为1.6mil,介质层102的厚度H可为4.3mil,将W2=22mil,D=18mil,T=1.6mil,H=4.3mil和Er代入公式二,计算可得,在不设置导电本体302时,焊盘本体301处的阻抗Z等于47.41欧姆。

按照上述布线结构设置导电本体302,若已知信号传输链路的预设阻抗Z0=100欧姆,通过测量法获取两条信号线140之间的间距D,将Z0=100欧姆,Z=47.41欧姆及间距D代入公式一,计算可得,导电本体302与焊盘本体301之间的第一间距L=6mil。

由此,本发明实施例可将导电本体设置在焊接有交流耦合电容的焊盘本体301的周围,并根据信号传输链路的预设阻抗调整导电本体与焊盘本体之间的间距,可实现定量控制焊盘阻抗,有利于降低设置交流耦合电容对链路阻抗连续性的影响,改善信号传输效果。

本发明实施例还提供了一种印制电路板。图5是本发明实施例的一种印制电路板的结构示意图。如图5所示,印制电路板02包括上述封装结构01。

本发明实施例提出的印制电路板,设置封装结构,该封装结构通过在焊盘本体周围设置导电本体,且导电层在焊盘本体对应的区域设置镂空,在交流电信号流经焊盘本体时,导电本体为信号传输提供回流路径,导电本体与焊盘本体之间存在差分阻抗,增大了焊盘组件的阻抗,解决了高速链路在焊盘处阻抗不连续的问题,通过调整导电本体与焊盘本体之间的间距可实现精确控制焊盘阻抗,有利于提升印制电路板中线路阻抗的连续性,改善信号传输效果。

本发明实施例还提供了一种电子设备。图6是本发明实施例的一种电子设备的结构示意图。如图6所示,电子设备03包括上述印制电路板02。

本发明实施例提出的电子设备,设置封装结构,该封装结构通过在焊盘本体周围设置导电本体,且导电层在焊盘本体对应的区域设置镂空,在交流电信号流经焊盘本体时,导电本体为信号传输提供回流路径,增大焊盘组件的阻抗,解决了高速链路在焊盘处阻抗不连续的问题,通过调整导电本体与焊盘本体之间的间距可实现精确控制焊盘阻抗,有利于电子设备提升中线路阻抗的连续性,改善信号传输效果。

注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

14页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:混合多层光学可挠曲印刷电路组件以及其制造方法

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!