具体实施方式

下面结合附图对本申请提供的半导体机台的气密性检测方法的具体实施方式做详细说明。

本具体实施方式提供了一种半导体机台的气密性检测方法，附图1是本申请具体实施方式中半导体机台的气密性检测方法流程图，附图2A是本申请具体实施方式中测试芯片在进入半导体机台之前的结构示意图，附图2B是本申请具体实施方式中测试芯片从半导体机台取出之后的结构示意图，附图3是本申请具体实施方式中将测试芯片放入半导体机台内部后的结构示意图。如图1、图2A-图2B和图3所示，所述半导体机台的气密性检测方法，包括如下步骤：

步骤S11，形成测试芯片30，所述测试芯片30包括衬底20以及位于所述衬底20上的测试膜层22，所述测试膜层22中具有测试图案221，所述测试膜层22具有化学反应活性。

本具体实施方式中所述测试膜层22具有化学反应活性是指，所述测试膜层22能够与空气发生化学反应，例如能够与空气中的一种或者两种以上的成分发生氧化还原反应或者其他类型的化学反应。所述测试图案221可以是位于所述测试膜层22的孔、槽等结构。

在一些实施例中，形成测试芯片30的具体步骤包括：

提供衬底20；

形成覆盖于所述衬底20表面的介质层21；

形成覆盖于所述介质层21表面的所述测试膜层22。

在一些实施例中，形成覆盖于所述介质层21表面的所述测试膜层22的具体步骤包括：

沉积还原性材料于所述介质层21表面，形成所述测试膜层22；

刻蚀所述测试膜层22，形成沿所述介质层21指向所述衬底20的方向延伸的沟槽，并以所述沟槽作为所述测试图案。

具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述介质层21和所述测试膜层22均于待测的所述半导体机台的外部形成。即可以采用化学气相沉积工艺、物理气相沉积工艺、或者原子层沉积工艺依次沉积所述介质层21和所述测试膜层22于所述衬底20表面。之后，以所述介质层21作为刻蚀截止层，对所述测试膜层22进行刻蚀，形成沿垂直于所述衬底20的顶面(即所述衬底20朝向所述测试膜层22的表面)的方向贯穿所述测试膜层22的所述沟槽。所述介质层21的材料可以是但不限于氧化物材料，例如二氧化硅。为了避免过刻蚀，影响所述测试图案特征尺寸测量的准确度，所述介质层21与所述测试膜层22之间应该具有较高的刻蚀选择比，例如所述介质层21与所述测试膜层22之间的刻蚀选择比大于3。

本具体实施方式在待测所述半导体机台的外部完成所述测试芯片30的形成工艺，无需向所述半导体机台内部进行所述测试芯片30或者所述测试膜层22的形成工艺，一方面，缩短了所述半导体机台气密性测试的时间，提高了所述半导体机台气密性测试的效率，而且减少了所述半导体机台因气密性测试而造成的停机时间，有助于提高所述半导体机台的产能；另一方面，无需向所述半导体机台内部传输用于形成所述测试芯片30或者所述测试膜层22的原料气体，降低了对所述半导体机台内部造成污染的概率，节省了清洁所述半导体机台的时间。

在本具体实施方式中所述测试膜层22为单层结构，以简化所述测试芯片30的形成工艺。在其他示例中，所述测试膜层22也可以为多层结构，例如所述测试膜层22包括沿垂直于所述衬底20的顶面(即所述衬底20朝向所述测试膜层22的表面)的方向叠置的多个子膜层，从而提高所述测试膜层22的化学反应活性，进而能够提高对待测的所述半导体机台气密性检测的精度。

采用还原性材料来形成所述测试膜层22是因为，若所述半导体机台气密性较差，外界的空气进入所述半导体机台，空气中的氧气就易于与具有较高还原性的所述测试图案221的侧壁反应，从而使得所述测试图案221的特征尺寸发生改变。

在一些实施例中，所述测试膜层22的材料为金属、金属化合物、多晶硅中的任一种或者两种以上的组合。其中，所述金属化合物可以是但不限于金属氮化物，例如TiN。

在一些实施例中，所述测试膜层22的材料为多晶硅。

所述测试膜层22的厚度不宜过大，否则所述测试膜层22特征尺寸的微小变化不易检测出，从而影响气密性检测结果的准确度。所述测试膜层22的厚度也不宜过小，否则与进入所述半导体机台的空气发生反应后生成的产物的量较少，也会导致所述测试膜层22的特征尺寸的变化较小、不易被检测到，从而也会影响气密性检测结果的准确度。在一些实施例中，所述测试膜层22的厚度H2为10nm～50nm。例如，所述测试膜层22的厚度H2为10nm、15nm、25nm、30nm或者40nm。所述介质层21的厚度H1为20nm～80nm。例如，所述介质层21的厚度H1为20nm、35nm、50nm、60nm或者75nm。

步骤S12，获取所述测试图案221的第一特征尺寸CD1。

具体来说，在形成所述测试芯片30之后，于所述半导体机台的外部获取所述测试芯片30中所述测试图案221的所述第一特征尺寸CD1。其中，获取所述测试芯片30中所述测试图案221的所述第一特征尺寸CD1的具体方法，本领域技术人员可以根据实际需要进行选择，只要能得到所述第一特征尺寸CD1的具体数值即可。

在一些实施例中，所述测试芯片30的数量为多片；获取所述测试图案221的第一特征尺寸CD1的具体步骤包括：

获取与多片所述测试芯片30一一对应的多个所述第一特征尺寸CD1。

具体来说，通过形成多片所述测试芯片30，后续可以将多片所述测试芯片30同时置于所述半导体机台内部，可以对所述半导体机台内部多个位置的气密性情况同步进行检测，有助于进一步提高所述半导体机台气密性检测的效率。本具体实施方式中的多片是指两片以上。

步骤S13，放置所述测试芯片30至半导体机台内部。

所述半导体机台可以是但不限于炉管机台。本具体实施方式以所述半导体机台为炉管机台为例进行说明。所述炉管机台的结构如图3所示，包括壳体33、有所述壳体33围绕形成的炉管腔室31、位于所述炉管腔室31内的多条晶圆槽、以及位于所述炉管腔室31底部、用于封闭所述炉管腔室31的底盖32。所述晶圆槽用于承载晶圆，且多条所述晶圆槽沿所述炉管腔室31的轴线方向平行排布。可以通过机械手臂等传输结构将所述测试芯片30传输至所述炉管机台的炉管腔室31内，并放置于所述晶圆槽上。

在一些实施例中，放置所述测试芯片30至半导体机台内部的具体步骤包括：

将多片所述测试芯片30间隔放置于所述半导体机台内部的反应腔室内。

在一些实施例中，将多片所述测试芯片30间隔放置于所述半导体机台内部的反应腔室内的具体步骤包括：

沿所述反应腔室的轴线方向，将多片所述测试芯片30平行放置于所述反应腔室内。

在一些实施例中，所述测试芯片30的数量为2片；将多片所述测试芯片30间隔放置于所述半导体机台内部的反应腔室内的具体步骤包括：

将两片所述测试芯片30分别放置于所述反应腔室的底部和顶部。

以下以所述半导体机台为炉管机台、所述测试芯片30的数量为2片为例进行说明。通过机械手臂等传输结构将一片所述测试芯片30放置于所述炉管腔室31内最底层的所述晶圆槽中、另一片所述测试芯片30放置于所述炉管腔室31内最顶层的所述晶圆槽中，如图3所示。这是由于所述炉管腔室31的底部是晶圆进出的通道，在晶圆进入所述炉管腔室31之后，再通过所述底盖32封闭所述炉管腔室31，因此，所述炉管腔室31的底部是易影响整个所述炉管腔室气密性的部分。而所述炉管腔室31的顶部是废气排出的通道，也是易影响整个所述炉管腔室气密性的部分。将两片所述测试芯片30分别放置于所述炉管腔室31的底部和顶部，能够同时对所述炉管腔室31内多个位置的气密性情况同步进行检测，有助于进一步提高所述半导体机台气密性检测的效率。

步骤S14，于所述半导体机台内部建立真空环境。

在一些实施例中，于所述机台内部建立真空环境的具体步骤包括：

降低所述半导体机台内部的压力至预设压力以下；

对所述半导体机台内部进行加热。

举例来说，将所述测试芯片30放置于所述炉管腔室31之后，通过所述底盖32封闭所述炉管腔室31。然后，对所述炉管腔室31抽气，使得所述炉管腔室31内的压力降低所述预设压力以下。其中，所述预设压力为1torr。接着，停止对所述炉管腔室31抽气，对所述炉管腔室31进行加热，关闭与所述炉管腔室31连接的所有阀件，并保持预设时间(例如1分钟～10分钟)。

步骤S15，获取自所述半导体机台内部取出后的所述测试图案221的第二特征尺寸CD2。

步骤S16，判断所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值是否大于预设值，若是，则确认所述半导体机台的气密性差。

在一些实施例中，判判断所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值是否大于预设值的具体步骤包括：

判断每片所述测试芯片30的所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值是否均大于所述预设值，若否，则确认所述半导体机台的气密性差。

在一些实施例中，判断所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值是否大于预设值的具体步骤包括：

判断所述第一特征尺寸CD1是否大于所述第二特征尺寸CD2、且所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值大于预设值，若是，则确认所述半导体机台的气密性差。

在一些实施例中，所述预设值为0.1nm～2nm。例如所述预设值为0.1nm、0.5nm、1nm、或者1.5nm。

以下以所述测试膜层22的材料为多晶硅、所述半导体机台为炉管机台为例进行说明。当所述炉管机台的气密性好时，于所述炉管机台内部建立真空环境的步骤相当于给所述测试膜层22加热，所述测试图案221的特征尺寸不会发生改变，或者由于所述多晶硅中杂质的去除或者测量的精密度差异而导致所述特征尺寸发生微小的改变，例如所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值小于0.1nm。

当所述炉管机台的气密性差时，在所述炉管机台内部建立真空环境、并对所述炉管机台进行加热的过程中，进入所述炉管机台的氧气会与所述测试膜层22中的所述测试图案221发生如下反应：

Si+O₂＝SiO₂

SiO₂的生成会使得所述测试图案221的特征尺寸缩小，例如使得所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值大于预设值。

若确定所述半导体机台的气密性差，则对所述半导体机台进行气体吹扫之后，对所述半导体机台进行维护。在维护之后，再次通过阻值检测的方式检测所述半导体机台的气密性，直至所述第一特征尺寸CD1大于所述第二特征尺寸CD2、且所述第一特征尺寸CD1与所述第二特征尺寸CD2之间的差值大于所述预设值。

在一些实施例中，获取自所述半导体机台内部取出后的所述测试图案221的第二特征尺寸CD2之后，还包括如下步骤：

去除所述衬底20上的所述测试膜层22。

具体来说，在完成所述半导体机台的气密性检测之后，可以采用湿法清洗的方式去除所述衬底20上的所述测试膜层22，实现所述衬底20的循环使用，从而进一步降低所述半导体机台气密性检测的成本。例如，当所述测试膜层22的材料为多晶硅时，在完成对所述半导体机台的气密性检测之后，可以采用碱性溶液(例如氨水溶液)去除所述衬底20上的所述测试膜层22。

本具体实施方式一些实施例中提供的半导体机台的气密性检测方法，通过形成包括衬底和测试膜层的测试芯片，所述测试膜层中具有测试图案，并获取所述测试芯片在进入半导体机台前后测试图案的特征尺寸的变化情况，来判断所述半导体机台的气密性好坏，操作简单，测试成本低廉，缩短了半导体机台气密性检测的时间，降低了半导体机台气密性检测的成本，并提高了半导体机台气密性检测的准确度，为确保半导体产品的良率奠定了基础。本申请一些实施例中提供的半导体机台的气密性检测方法不受限于半导体机台的类型，适用范围广。

以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。