Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
阅读说明：本技术 Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 (Group III nitride grooved gate normally-off P-channel HEMT device and manufacturing method thereof ) 是由 于国浩 张宝顺 张丽 张晓东 宋亮 吴冬东 于 2020-05-28 设计创作，主要内容包括：本发明公开了一种III族氮化物凹槽栅常关型P沟道HEMT器件及其制作方法。所述HEMT器件包括由第一半导体、第二半导体和第三半导体所形成的双异质结结构,所述双异质结具有双二维空穴气(2DHG)；所述第三半导体具有比第二半导体小的带隙,易于采用能带选择的光电化学腐蚀(PEC)技术去除,并形成凹槽结构；所述凹槽结构与栅极结构配合设置,可以将第二半导体内对应栅极下方区域的二维空穴气耗尽。本发明可以有效实现大输出电流、低导通电阻的凹槽栅常关型P沟道HEMT器件。(The invention discloses a group III nitride groove gate normally-off P channel HEMT device and a manufacturing method thereof. The HEMT device comprises a double heterojunction structure formed by a first semiconductor, a second semiconductor and a third semiconductor, wherein the double heterojunction structure is provided with a double two-dimensional hole gas (2 DHG); the third semiconductor has a smaller band gap than the second semiconductor, is easily removed by a band-selective Photoelectrochemical Etching (PEC) technology, and forms a groove structure; the groove structure and the grid structure are arranged in a matched mode, and two-dimensional hole gas in the second semiconductor corresponding to the area below the grid can be exhausted. The groove gate normally-off type P channel HEMT device with large output current and low on-resistance can be effectively realized.)
技术领域
本发明涉及一种常关型P沟道晶体管，特别涉及一种基于极化效应的III族氮化物D-2DHG (Double-2dimentional hole gase，二维空穴气)凹槽栅常关型HEMT(HighElectron Mobility Transistors)器件及其制备方法，属于半导体技术领域。
背景技术
电力电子器件是电力电子系统的核心元件。随着电力电子技术的快速发展，传统的硅材料以及第二代半导体材料局限性日益凸显，由于电力系统在高频化、低损耗和大功率容量等方面的迫切需求。以GaN和SiC为代表的第三代宽禁带半导体材料得到了飞速的发展。GaN具有禁带宽度大、饱和空穴漂移速度高、临界击穿电场大、化学性质稳定等特点。与SiC材料相比， GaN具有其独特的特性，例如压电极化和自发极化效应，由于极化效应的存在，AlGaN/GaN 异质结结构中具有高密度、高迁移率的二维电子气(2DEG)面密度约1013cm-2，迁移率高于 1500cm2/(V·s)。采用A1GaN/GaN异质结制备的HEMT，使得GaN器件具有低导通电阻和高工作频率，可以实现大功率、更高频率、更小体积和更高温度的要求。
商用的p-GaN栅HEMT阈值电压在+1.5v左右，最高的正向栅极工作电压约为7V，而电力系统中Si基的功率开关器件阈值电压普遍在3v以上，并且正向栅极工作电压可以达到18V。除了提高p-GaN栅HEMT阈值电压和栅电压摆幅外，发展GaN功率单片集成，以减小封装中的寄生电感和缩短栅极回路，也是提高电路稳定性、提高开关速度的重要研究方向。单芯片集成最常用的CMOS(Complementary Metal Oxide Semiconductor)反相器，具有低的功耗、高噪声容限、高逻辑摆幅、高输入阻抗和低输入电容等优点。
目前，研制的GaN CMOS的性能与理论性能之间差距较大，其中n沟道A1GaN/GaNHEMT器件研究已经比较成熟。基于极化2DHG的p沟道GaN HEMT器件仍然是GaN领域的重要研究方向。p沟道GaN器件还面临许多的问题，其中最主要的问题是空穴的低迁移率和常关型的技术。目前报道的空穴最高迁移率为43cm2/V·s，如此低的空穴迁移率使得p沟道器件电流密度非常低。同时，2DHG的面密度可以达到1013，较难耗尽，这使得实现高电流密度、高开关比的常关型p沟道器件非常困难。目前实现常关型p沟道器件的方法主要有凹槽栅、A1GaN盖帽层及2DEG背栅调控技术，然而这些技术都会牺牲器件的输出电流和开关比。凹槽栅结构具有其独特的优势，例如，结构上容易实现、低栅极漏电和大栅极电压摆幅等，是当下最流行的实现p沟道GaN HEMT的一种方法。但是，由于刻蚀所带来的刻蚀损伤和界面态问题一直难以解决，使得现有p沟道HEMT器件的性能距离理论值相差甚远。例如，现有的一种p沟道GaN HEMT器件的结构如图1a-图1b所示，该器件采用不同浓度的双层Mg掺杂的p-GaN盖帽层结构，器件性能如图2a、图2b所示，导通电阻400Ω·mm，输出电流5mA/mm，开关比为6×105。器件性能已经达到目前所研究的p沟道GaN HEMT器件较高水平，但是与GaN的理论极限还有很大的距离，器件的输出电流、导通电阻和开关比还有很大的改进空间。
发明内容
本发明的主要目的在于提供一种III族氮化物凹槽栅常关型P沟道HEMT器件、其制备方法及应用，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种III族氮化物凹槽栅常关型P沟道HEMT器件，其包括依次层叠的第一半导体、第二半导体和第三半导体，所述第二半导体分别与第一半导体、第三半导体配合形成第一异质结、第二异质结；所述第一异质结、第二异质结中分别形成有作为第一空穴沟道、第二空穴沟道的二维空穴气(2DHG)；所述第三半导体对应于栅极的区域形成有凹槽结构，所述凹槽结构与栅极结构配合设置，所述栅极结构能够将第二半导体内对应于栅极下方区域的二维空穴气耗尽。
在一些实施方案中，所述第三半导体的材质包括含In的III族氮化物，并且通过Mg掺杂形成为p型半导体。
在一些实施方案中，所述栅极结构包括栅极和栅介质层，所述栅极至少局部设置于所述凹槽结构内，所述栅介质层至少设置于栅极与凹槽结构的槽壁之间，而且所述栅极、栅介质层还与保留于栅下区域内的第二半导体配合形成金属-绝缘体-半导体结构。
本发明实施例还提供了一种制作所述III族氮化物凹槽栅常关型P沟道HEMT器件的方法，其包括：
于衬底上依次生长形成第一半导体、第二半导体和第三半导体，并使所述第二半导体分别与第一半导体、第三半导体配合形成第一异质结、第二异质结，且使所述第一异质结中形成二维空穴气作为第一空穴沟道，以及使所述第二异质结中形成二维空穴气作为第二空穴沟道，将所述第三半导体对应于栅极的局部区域去除，从而形成凹槽结构，
或者，于衬底上依次生长形成第一半导体、第二半导体以形成第一异质结，并使所述第一异质结中形成二维空穴气作为第一空穴沟道，之后在第二半导体上设置掩膜，再在从所述掩膜中暴露出的第二半导体表面生长第三半导体以形成第二异质结，且在所述第二半导体中形成二维空穴气作为第二空穴沟道，同时使所述第三半导体对应于栅极的区域形成凹槽结构；以及
设置与所述第一异质结、第二异质结配合的源极、漏极和栅极结构，所述栅极结构与所述凹槽结构配合设置，并且能够将所述第二半导体内位于凹槽结构下方区域的二维空穴气耗尽。
在一些实施方案中，所述的制备方法还包括：
在所述第三半导体上设置掩模，并通过具有能带选择性的刻蚀方式除去第三半导体分布于栅极下方的局部区域，且刻蚀深度到达第二半导体，形成凹槽结构；
至少在所述凹槽结构的槽壁上沉积形成连续的栅介质层。
本发明实施例还提供了一种使用所述III族氮化物凹槽栅常关型P沟道HEMT器件的方法，其包括：向所述HEMT器件的栅极施加小于开启电压的电压，使源极和漏极通过二维空穴气电连接，从而使所述HEMT器件开启；或者，向所述HEMT器件的栅极施加大于开启电压的电压，使第一异质结内位于栅下区域的二维空穴气被耗尽，从而使所述HEMT器件关闭。
较之现有技术，本发明以上实施例利用双异质结结构实现双层2DHG，可以有效提高P沟道 HEMT器件的输出电流，降低导通电阻，进而通过结合低刻蚀损伤的能带选择性PEC刻蚀技术，将位于异质结上层的窄带隙材料除去而实现凹槽栅结构，可以有效避免刻蚀损伤、降低表面态、提高均匀性和重复性等，显著提升器件性能。本发明可以有效实现P沟道HEMT器件的常关特性和导通特性优化。
附图说明
图1a是现有的一种p沟道HEMT器件的材料结构示意图；
图1b是现有的一种p沟道HEMT器件的凹槽栅极结构示意图；
图2a、图2b分别示出了图1a-图1b所示HEMT器件的输出特性、导通电阻和开关比；
图3是本发明一实施例中一种HEMT器件的结构示意图；
图4是本发明一实施例中一种HEMT器件的制备工艺流程图；
图5a、图5b分别示出了本发明一实施例中一种HEMT器件于线性坐标、log坐标下的模拟仿真转移特性曲线；
图6示出了本发明一实施例中一种HEMT器件的模拟仿真输出特性曲线。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例的一个方面提供了一种III族氮化物凹槽栅常关型P沟道HEMT器件，其包括依次层叠的第一半导体、第二半导体和第三半导体，所述第二半导体分别与第一半导体、第三半导体配合形成第一异质结、第二异质结；所述第一异质结、第二异质结中分别形成有作为第一空穴沟道、第二空穴沟道的二维空穴气；所述第三半导体对应于栅极的区域形成有凹槽结构，所述凹槽结构与栅极结构配合设置，所述栅极结构能够将第二半导体内对应栅极下方区域的二维空穴气耗尽。
进一步的，所述第一异质结与第二异质结配合形成双异质结结构。
进一步的，所述第三半导体对应于栅极的局部区域被去除而形成所述凹槽结构。
进一步的，所述第二半导体形成在第一半导体上，且具有窄于所述第一半导体的带隙。
进一步的，所述第三半导体具有比第二半导体小的带隙，易于采用能带选择的光电化学腐蚀(PEC)技术去除。
进一步的，所述第一半导体、第二半导体、第三半导体的材质均选自III族氮化物，但不限于此。
例如，所述第三半导体的材质包括含In的III族氮化物，并且其中Mg掺杂浓度沿远离第二半导体的方向逐渐增大。
优选的，所述含In的III族氮化物包括InxGa1-xN，0.01≤x≤0.02。
进一步的，所述第三半导体为Mg掺杂的p型半导体，其中Mg掺杂浓度为1×1017cm-3到 1×1020cm-3。
例如，所述第二半导体的材质包括u-GaN、p-GaN等，且不限于此。
例如，所述第一半导体的材质包括AlGaN等，且不限于此。
进一步的，所述栅极结构包括栅极和栅介质层，所述栅极至少局部设置于所述凹槽结构内，所述栅介质层至少设置于栅极与凹槽结构的槽壁之间，而且所述栅极、栅介质层还与保留于栅下区域内的第二半导体配合形成金属-绝缘体-半导体结构。
优选的，所述栅介质层的材质包括氧化硅、氮化硅或氧化铝等，且不限于此。
进一步的，所述HEMT器件还包括源极和漏极，所述源极、漏极与所述双异质结结构，特别是其中的第三半导体形成欧姆接触，并且所述源极、漏极能够通过第一空穴沟道和第二空穴沟道电连接。
进一步的，所述第一半导体与第二半导体之间还设置有插入层。优选的，所述插入层的材质包括AlN等，且不限于此。
进一步的，所述第一半导体形成在缓冲层上，所述缓冲层形成于衬底上。优选的，所述缓冲层的材质包括GaN等，且不限于此。
进一步的，所述缓冲层与衬底之间还分布有成核层。优选的，所述成核层的材质包括AlN 等，且不限于此。
本申请以上实施例中的一种典型HEMT器件的结构可以参阅图3所示。
本发明实施例的另一个方面还提供了一种制备所述III族氮化物凹槽栅常关型P沟道HEMT 器件的方法，其包括：
于衬底上依次生长形成第一半导体、第二半导体和第三半导体，并使所述第二半导体分别与第一半导体、第三半导体配合形成第一异质结、第二异质结，且使所述第一异质结中形成二维空穴气作为第一空穴沟道，以及使所述第二异质结中形成二维空穴气作为第二空穴沟道；
将所述第三半导体对应于栅极的局部区域去除，从而形成凹槽结构；以及
设置与所述第一异质结、第二异质结配合的源极、漏极和栅极结构，所述栅极结构与所述凹槽结构配合设置，并且能够将所述第二半导体内位于凹槽结构下方区域的二维空穴气耗尽。
进一步的，所述的制备方法还可以包括：
在所述第三半导体上设置掩模，并通过具有能带选择性的刻蚀方式除去第三半导体分布于栅极下方的局部区域，且刻蚀深度到达第二半导体，形成凹槽结构；
至少在所述凹槽结构的槽壁上沉积形成连续的栅介质层。
进一步的，所述具有能带选择性的刻蚀方式包括光电化学(PEC，Photo-electrochemical) 刻蚀技术，且不限于此。
在一些较为具体的实施例中，所述的制备方法还可以包括：
提供包含第一半导体和第二半导体的异质结，所述第二半导体形成在第一半导体上，且具有窄于所述第一半导体的带隙，所述异质结中形成有2DHG；
在所述异质结上设置第三半导体，所述第三半导体具有比所述第二半导体窄的带隙，并在所述第二半导体中形成有2DHG；
在所述第三半导体上设置掩模，并将从掩模中暴露的第三半导体通过能带选择性的PEC刻蚀技术刻蚀，且使刻蚀在到达第二半导体时自停止，从而在第三半导体内形成与栅极对应的凹槽结构；以及
制作源极、漏极、栅极和栅介质，使所述栅极和栅介质与保留于栅下区域内的第二半导体形成MIS结构，所述源极与漏极能够通过所述的2DHG电连接，其中所述保留于栅下区域内的第二半导体内的2DHG被耗尽。
进一步的，所述源极与漏极通过双异质结结构内的二维空穴气电连接，其包括形成于形成于第一异质结和第二异质结内的二维空穴气。
具体的，当在所述栅极上加载一定的负电压时，所述源极与漏极能够通过所述双异质结结构内的双2DHG电连接。
优选的，所述的制备方法还可以包括：于第二半导体上选区外延生长含In的III族氮化物，形成凹槽结构。
在一些较为具体的实施例中，所述的制备方法可以包括：
提供包含第一半导体(也可认为是势垒层)和第二半导体(也可认为是第一沟道层)的异质结，所述第二半导体形成在第一半导体上，且具有窄于所述第一半导体的带隙，所述异质结中形成2DHG；
在所述第二半导体上设置掩模，在掩模中暴露的第二半导体表面生长形成第三半导体(也可认为是盖帽层或第二沟道层)，形成凹槽结构；以及
制作源极、漏极以及栅极和栅介质，使所述栅极和栅介质与保留于栅下区域内的第二半导体形成金属-绝缘体-半导体结构(MIS)，并将所述栅极区域的第二半导体内的2DHG耗尽。
在本发明的以上实施例中，第一半导体、第二半导体、第三半导体可以采用业界已知的外延生长方法形成，且除非特别说明，所述HEMT器件制备工艺中的各个操作也可以是本领域习知的，诸如栅极、源极、漏极等组件的材质也是本领域已知的，故而此处不再赘述。
本发明实施例的另一个方面还提供了一种使用所述凹槽栅常关型P沟道HEMT器件的方法，其包括：向所述HEMT器件的栅极施加小于开启电压的电压，使源极和漏极通过二维空穴气(双异质结结构内的双2DHG)电连接，从而使所述HEMT器件开启；或者，向所述HEMT器件的栅极施加大于开启电压的电压，使第一异质结内位于栅下区域的二维空穴气被耗尽，从而使所述HEMT器件关闭。
以下将结合实施例对本发明的技术方案作进一步的解释说明。如下实施例中采用的各类原料、设备均可以从市场购得，且若非特意说明，则其中采用的诸如外延生长工艺、刻蚀工艺等均可以通过本领域熟知的方式实施。
实施例1本实施例提供的一种基于极化效应D-2DHG凹槽栅常关型HEMT包括依次生长在衬底上的GaN缓冲层、AlGaN势垒层(即第一半导体)、GaN沟道层(即第二半导体)和InGaN沟道层(即第三半导体)，其中GaN沟道层与AlGaN势垒层形成第一异质结，且第一异质结中形成有2DHG，GaN沟道层与InGaN沟道层形成第二异质结，且第二异质结中也形成有2DHG。该InGaN沟道层中对应于栅极的区域被除去而形成凹槽结构，该凹槽结构与栅极结构配合设置。该栅极结构包括栅极和栅介质层，该栅极局部设置于凹槽结构内，栅介质层至少设置于栅极与凹槽结构的槽壁之间，而且栅极、栅介质层还与保留于栅下区域内的AlGaN势垒层配合形成金属-绝缘体-半导体结构，其能够将第一异质结内对应栅极下方区域的二维空穴气耗尽。InGaN沟道层还与源极、漏极形成欧姆接触，使源极、漏极能够通过该HEMT的双异质结结构中的2DHG电连接。
进一步的，请参阅图4，该HEMT的制备方法可以包括如下步骤：
(1)以金属有机化合物化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外延(HVPE)中任一种外延方式在衬底上依次生长形成GaN缓冲层、AlGaN势垒层(即第一半导体)、GaN沟道层(即第二半导体)、InGaN沟道层(即第三半导体)，其中GaN沟道层与 AlGaN势垒层形成异质结，且所述异质结中形成有2DHG；
(2)至少以等金属掩膜或者绝缘介质层掩膜，通过能带选择的PEC刻蚀技术将栅极区域的InGaN(即第三半导体)刻蚀掉，到GaN层刻蚀停止，形成凹槽结构；
(3)将刻蚀掩膜去掉，采用等离子体增强化学气相沉积PECVD或低压化学气相沉积LPCVD或原子层沉积ALD中任一种方式在形成凹槽结构的表面沉积介质层；
(4)以反应离子刻蚀RIE、电感耦合等离子体刻蚀ICP等干法刻蚀、湿法刻蚀或者干法与湿法刻蚀相结合的方式对源、漏区域进行刻蚀处理以暴露InGaN(第三半导体)层，目的为了源极、漏极能够与异质结形成良好的欧姆接触。以电子束蒸发EB或磁控溅射Sputter等金属沉积的方式，在刻蚀后的源、漏区域分别制作源极、漏极，在栅极区域制作栅极。
作为一种可选的替代方案，在前述步骤(1)-(2)中可以先生长形成AlGaN势垒层、GaN沟道层，再在GaN沟道层上设置图形化掩模，使GaN沟道层表面除与栅极结构对应区域以外的区域暴露出，之后生长InGaN沟道层，从而在InGaN沟道层中形成凹槽结构，之后可以继续进行步骤(3)、(4)等的操作。
该HEMT在使用时，当满足栅源电压VGs大于阈值电压VTH时(VGS＜VTH)，器件处于关断状态；当满足栅源电压小于阈值电压时(VGs＞VTH)，器件处于导通状态。
进一步的，图5a、图5b分别示出了模拟仿真实施例1器件转移特性曲线，Vds＝-5V，其中图5a对应于线性坐标，图5b对应于对数坐标。图6示出了模拟仿真实施例1器件输出特性曲线。图5a、图5b及图6中对应HEMT器件样品采用的参数设置如下：势垒层为40nm厚Al0.23Ga0.77N，第一沟道层为10nm厚GaN，第二沟道层为40nm厚In0.07Ga0.93N；仿真中栅介质采用5nm厚Al2O3介质层，栅极设定为Ti金属功函数，源、漏极欧姆接触设定比接触电阻为0.0001Ω·cm2。仿真结果：器件阈值电压-0.7V，亚阈值摆幅115mV/decade，开/关态电流比108，输出电流107.4Ω·[email protected]gs＝-6V，Vds＝-5V。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。