具体实施方式

现在将参考附图更充分地描述各种示例，在附图中图示了一些示例。在各图中，为了清楚可以放大线、层和/或区域的厚度。

因此，虽然另外的示例能够有各种修改和替代形式，但是其一些特定示例被示出在图中并且随后将被详细地描述。然而，这种详细描述不将另外的示例限于所描述的特定形式。另外的示例可以涵盖落入本公开的范围内的所有修改、等同物和替代方案。相似的附图标记在各图的描述中自始至终指代相似或类似的元件，这些元件可以在彼此比较时被同样地或以修改形式实现，同时提供相同或类似的功能性。

应理解，当一个元件被称为“连接”或“耦合”到另一元件时，这些元件可以直接连接或耦合或者经由一个或多个中间元件。如果使用“或”来组合两个元件A和B，则这应被理解为公开所有可能的组合，即仅A、仅B以及A和B。用于相同组合的替代措词是“A和B中的至少一个”。相同情况适用于不止2个元件的组合。

在本文中为了描述特定示例而使用的术语并不旨在限制另外的示例。每当使用诸如“一”、“一个”和“该”的单数形式并且使用仅单个元件未被明确地或隐含地定义为强制的时，另外的示例也可以使用多个元件来实现相同的功能性。同样地，当功能性后续被描述为使用多个元件来实现时，另外的示例可以使用单个元件或处理实体来实现相同的功能性。应进一步理解，术语“包括”、“包括有”、“包含”和/或“包含有”在被使用时，指定存在陈述的特征、整数、步骤、操作、过程、动作、元件和/或组件，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、过程、动作、元件、组件和/或它们的任何组。

除非另外定义，否则所有术语(包括技术和科学术语)都在本文中以示例所属领域的其普通含义使用。

公开了用于模数转换的装置的示例，该装置具有用于校准主高速ADC的观测ADC。示例提供鲁棒的解决方案来训练RF ADC的校正/校准电路(例如，基于数字信号处理器(DSP)的校正/校准电路)，其中该RF ADC的输入是先验未知的。

因为输入信号是先验未知的，所以对RF ADC(例如时间交织高速ADC)的输出的校正非常困难。为了适配校准电路(例如接收器非线性均衡器)，示例可以使用具有随机相位的辅助子采样观测ADC。根据本文公开的示例，输入信号本身被用作用于校正RF ADC的输出的参考信号。与宽带随机参考信号相比，使用输入信号本身作为用于校正/校准的参考可以致使性能显着提高。

图1是根据一个示例的用于模数转换的装置100的框图。装置100包括第一ADC110、第二ADC 120和校准单元130。第一ADC 110是接收器中的主ADC。第一ADC 110被配置为接收输入模拟信号102并且以第一采样频率对输入模拟信号102进行采样以将输入模拟信号102转换为数字信号。第一ADC 110是以高采样频率(例如每秒多千兆样本)运行的高速ADC。

第二ADC 120是辅助ADC。第二ADC 120是被提供来用于生成用于校准第一ADC 110的输出的参考信号的观测ADC。第二ADC 120被配置为接收输入模拟信号102并且以第二采样频率对输入模拟信号102进行采样。第二采样频率低于第一采样频率，即第二ADC是子采样ADC。第二采样频率是第一采样频率的分数。在一些示例中，第二ADC 120可以以随机采样相位对输入模拟信号102进行采样，将在下面对此进行详细的说明。

第一ADC 110和第二ADC 120可以是任何类型的常规ADC。在一些示例中，第一ADC110可以是具有多个子ADC的时间交织ADC。第二ADC 120可以是分开的/独立的ADC。或者，第二ADC 120可以是被用作第一ADC 110的时间交织ADC的子ADC(例如，额外的子ADC)。

校准单元130被配置为基于第二ADC 120的输出校正在第一ADC 110的输出中引发的失真。校准单元130使用来自第二ADC 120的子采样输出作为用于校准第一ADC 110的输出的参考。失真是由于如下非线性效应引发的：该非线性效应是由第一ADC 110和/或在第一ADC 110之前的缓冲器(在图1中未示出)所引起的。失真可以是由以下项中的至少一项引起的：通常相等的电路元件的静态失配、增益失配、采样定时偏斜、频率响应失配、频率响应平坦度(flatness)、缓冲器非线性、采样器非线性、采样器非线性失配等。

在一个示例中，校准单元130可以是被配置为校正失真的非线性均衡器。校准单元130可以基于非线性均衡器的输出与第二ADC 120的输出之间的差异使用最小二乘(LS)或最小均方(LMS)算法来适配用于非线性均衡器的参数。第二ADC 120的输出被用作用于校正第一ADC 110的输出的参考。

装置100还可以包括缓冲器，该缓冲器用于在将输入模拟信号102供应给第二ADC120之前缓冲输入模拟信号102。装置100可以包括衰减器，该衰减器用于使缓冲器的输入处的输入模拟信号的功率衰减。通过使输入模拟信号102衰减至适当的水平，可以改善缓冲器的线性，并且可以放松缓冲器的线性要求。

在一些示例中，可以将抖动噪声添加到供应给第二ADC 120的输入模拟信号102。加性抖动噪声可以抑制第二ADC 120的输出中的量化杂散。通过添加抖动噪声，可以改善SFDR。由于第二ADC 120具有宽松的噪声要求并且可通过在长时间段上积分来抵消噪声，所以在第二ADC 120的输出处不可能减去或消除抖动噪声。或者，在一些示例中，可以在数字域中从第二ADC 120的输出中减去抖动噪声。

图2是根据一个示例的用于模数转换的装置100的框图。装置100包括第一ADC110、第二ADC 120和校准单元130(例如非线性均衡器)。第一ADC 110是接收器中的主ADC。第一ADC 110接收输入模拟信号102并且以第一采样频率(Fs)对输入模拟信号102进行采样以将输入模拟信号102转换到数字域。第一ADC 110是以高采样频率例如每秒多千兆样本运行的高速ADC。第一ADC 110的输出可以是非常宽带的信号。

可以经由缓冲器104(模拟输入缓冲器)将输入模拟信号102供应给第一ADC 110。缓冲器104是用于将它在其输入处看到的相同或几乎相同的电压和电流递送到其输出的单位增益放大器。

第一ADC 110可以是任何类型的常规ADC。在一个示例中，第一ADC 110可以是时间交织ADC。时间交织ADC包括并联耦合的多个子ADC。子ADC的时间交织是通过并联使用若干ADC来提高总系统采样速率的方式。包括并联耦合的M个子ADC的M通道时间交织ADC将采样速率提高到原来的M倍。

时间交织ADC的挑战是处理子ADC之间的失配，尤其在较高频率下。时间交织ADC具有在采样信号中引起失真的多个匹配问题。失真可以是由以下项引起的：通常相等的电路元件的静态失配、增益失配、时间偏斜、频率响应失配、频率响应平坦度、采样器非线性和非线性失配等。缓冲器104也是非线性设备并且缓冲器非线性也可以在采样数据中引起失真。

第二ADC 120也接收输入模拟信号102并且以第二采样频率对输入模拟信号102进行采样。第二ADC 120是被提供来用于校准第一ADC 110(即用于生成用于校准第一ADC 110的参考信号)的观测ADC。第二ADC 120是子采样ADC。第二ADC 120以第一ADC 110的采样频率的分数对输入模拟信号102进行采样。可以将第二ADC 120的采样频率表达为Fs/N，其中Fs是第一ADC 110的总系统采样频率并且N是子采样因子。

第二ADC 120可以是任何类型的常规ADC。第二ADC 120可以是独立且分开的ADC。或者，如果第一ADC 110是时间交织ADC，则第二ADC 120可以是时间交织ADC的子ADC(例如，额外的子ADC)。尽管第二ADC 120(辅助ADC)以是第一ADC 110(主RX ADC)1/N倍的速率操作，但是采样时刻应该是准确的，因为输入信号102可能是极快的RF信号。为了降低设计努力，时间交织ADC的子ADC中的一个或子ADC的经略微修改的版本可以用于实现第二ADC120。

为了从第二ADC 120(例如时间交织ADC的额外的附加子ADC)获得非常好的线性，可以在第二ADC 120的输入处使用输入衰减器112。如果在第二ADC 120的输入处使用缓冲器114(模拟输入缓冲器)，则可以在缓冲器114的输入处执行由衰减器112进行的衰减。太小的衰减可能由于输入缓冲器114所引起的失真而在第二ADC 120的输出中产生失真。太大的衰减可能在ADC输出中引起量化杂散并且可能在量化器中(在第二ADC 120中)产生较低的SFDR。量化杂散是由于ADC中的量化而导致的频谱杂散。因此，通过由衰减器112适当地使输入模拟信号102衰减，可以从第二ADC 120获得更线性的输出。可以为了第二ADC 120的更线性的输出来确定由衰减器112进行的衰减的最佳水平(例如，10dB、12dB等)。为了实现可接受的线性，可以通过模拟手段来使缓冲器114变得尽可能线性，但是这可能导致过度的功耗。通过由衰减器112使输入信号102衰减，可以放宽缓冲器114的线性要求以节省功耗。

当执行校准时，使用包括第二ADC 120、缓冲器114等的观测接收链。在一些示例中，当不执行校准时，可以将观测接收链中的第二ADC 120、缓冲器114、衰减器112等断电以降低功耗。

第二ADC 120的输出可以由观测ADC校准单元122校准。例如，观测ADC校准单元122可以基于查找表校正第二ADC 120的积分非线性和量化噪声。第二ADC 120的输出的延迟或增益也可以由观测ADC校准单元122调整。

校准单元130基于第二ADC 120的输出校正在第一ADC 110的输出中引发的失真。失真是由于第一ADC 110和/或在第一ADC 110之前的缓冲器104所引起的非线性效应而引发的。失真可以是由以下项中的至少一项引起的：通常相等的电路元件的静态失配、增益失配、定时偏斜、频率响应失配、频率响应平坦度、缓冲器非线性、采样器非线性、采样器非线性失配等。校准单元130使用第二ADC 120的输出(即子采样输出)作为用于第一ADC 110的输出中的非线性补偿/校准的参考。

在一个示例中，校准单元130可以是非线性均衡器(NLEQ)。非线性均衡器将输出生成为输入的定标版本和延迟版本的非线性组合。非线性均衡器可以去除或减小由诸如缓冲器104和第一ADC 110之类的在前的电路的非线性引起的失真、以及由于时间交织ADC(即第一ADC 110)中的子ADC的时间交织而导致的失配。第二ADC 120的输出由减法器134从校准单元130的输出中减去，并且校准单元130可以基于非线性均衡器(即校准单元130)的输出与第二ADC 120的输出之间的差异(即误差)来适配用于非线性均衡的参数。例如，校准单元130可以使用最小二乘(LS)或最小均方(LMS)算法或其他任何自适应算法来适配用于非线性校准的参数。

由于第二ADC 120以第一ADC 110的采样频率的分数对输入模拟信号102进行采样，所以在一些示例中，可以使第二ADC 120的采样相位随机化，以便在输入模拟信号是周期性的时确保鲁棒的操作。

图3示出根据一个示例的基于第二ADC的子采样输出的适配。输入模拟信号102被表示为r_n并且第一ADC 110的输出(例如时间交织ADC的输出)被表示为x_n。校准单元130的输出被表示为y_n。第二ADC 120的随机相位输出(即输入模拟信号r_n的随机相位子采样输出)被表示为r_kN+d_k，其中d_k是抖动噪声。对于时间交织ADC，y_n由采样选择器132相对于x_n按N抽取。

校准单元130接收第一ADC 110的输出x_n并且生成均衡输出y_n作为定标和延迟输入样本的线性组合和非线性组合。可以如在等式(1)中一样表达校准单元130(例如非线性均衡器)的输出。应该注意，此表达式仅仅是示例并且可以使用用于非线性均衡的任何其他不同的模型。

可以如下面所示的那样表达来自校准单元130的一系列输出样本。作为示例，在下面用粗体突出显示按因子4抽取的ADC输出(即按因子4子采样的输出)的集合：

为了求解等式(1)并找到三个变量(在此示例中为等式(1)中的系数α_1,0、α_1,1、α_2,1)，需要并非以上所有等式而是仅3个线性无关等式(例如以上突出显示的等式)。在周期性输入信号的情况下(例如在输入信号的周期为Fs/N或Fs/N的整数倍的情况下)，如果如在下面由粗体项所示的那样在此示例中利用固定相位按因子4抽取ADC输出，则不可能找到3个线性无关等式：

为了解决该问题，在一些示例中，可以使第二ADC 120的采样相位随机化。通过第二ADC 130处的随机相位子采样以及由样本选择器132进行的对应样本选择，如作为示例在下面所示的，可以获得3个独立等式(下面的粗体项)并且可以从随机相位子样本中找到三个变量(在此示例中为系数α_1,0、α_1,1、α_2,1)。

图3示出根据一个示例的使用LMS算法的校准。校准单元130(例如非线性均衡器)可以基于校准单元130的输出与第二ADC120的输出之间的差异使用LMS算法来适配系数(α_1,0、α_1,1、α_2,1)如下：

其中μ是用于LMS适配的步长，并且e_k是校准单元130的输出与第二ADC 120的输出之间的误差。此适配过程被迭代地执行以用于基于第二ADC 120的输出更新系数。

校准单元130被配置为找到使均衡器输出y_n尽可能接近于输入信号r_n的系数(在此示例中为α_1,0、α_1,1、α_2,1)。首先，可以将α系数(在此示例中为α_1,0、α_1,1、α_2,1)初始化为某个值(例如零)，并且均衡器输出y₀将通常与期望值r₀不同。在迭代自适应过程的每步，将来自第二ADC 120的输出与由样本选择器132选择的来自校准单元130的对应输出进行比较，并且如作为示例在等式(2)中所示的那样，基于误差信号更新系数(在此示例中为α_1,0、α_1,1、α_2,1)。

当系统被校准时，均衡器输出y_n将跟随输入信号r_n。输入信号r_n由第二ADC 120观测，并且观测信号被用作用于适配校准单元130的参考。在具有周期Fs/N或其整数倍的周期性输入信号的情况下，使第二ADC 120的采样相位(以及由样本选择器132选择的来自校准单元130的相应输出)随机化。

参考图2，在一些示例中，为了获得良好的SFDR，加性抖动噪声可以由加法器116添加到输入模拟信号102。抖动噪声是用于使量化误差随机化的故意地施加的噪声。可以在第二ADC 120的输入处添加抖动噪声。图4A示出没有随机抖动噪声的SFDR并且图4B示出具有随机抖动噪声(例如6位)的SFDR。图4B示出量化杂散的显著减少。在一些示例中，抖动噪声可以任选地由减法器124在数字域中在第二ADC 120的输出处减去。可在校准之后几乎完美地减去加性抖动噪声。或者，为了简单，还可能容忍加性抖动噪声，因为噪声的影响在抽头自适应算法中的积分之后大大降低了。

图5是根据一个示例的模数转换的示例过程的流程图。输入模拟信号102由第一ADC 110以第一采样频率采样(502)。输入模拟信号102由第二ADC 120以第二采样频率采样(504)。第二采样频率是第一采样频率的分数。基于第二ADC 120的输出校正在第一ADC 110的输出中引发的失真(506)。失真可以是由以下项中的至少一项引起的：通常相等的电路元件的静态失配、增益失配、定时偏斜、频率响应失配、频率响应平坦度、缓冲器非线性、采样器非线性或采样器非线性失配。可以使用实现最小二乘或最小均方算法的非线性均衡器来校正失真。

第一ADC可以是包括并联耦合的多个子ADC的时间交织ADC。第二ADC可以是时间交织ADC的子ADC(例如，额外的子ADC)。输入模拟信号可以是由第二ADC以随机采样相位采样的。输入模拟信号可以在被供应给第二ADC之前由缓冲器缓冲，并且可以在缓冲器的输入处使输入模拟信号的功率衰减。抖动噪声可以在被供应给第二ADC之前被添加到输入模拟信号。在一些示例中，然后可以在数字域中从第二ADC的输出中减去抖动噪声。

图6图示可以在其中实现本文公开的示例的用户设备600。例如，可以在无线电前端模块615中、在基带模块610等中实现本文公开的示例。用户设备600在一些方面中可以是移动设备并且包括应用处理器605、基带处理器610(也称为基带模块)、无线电前端模块(RFEM)615、存储器620、连接模块625、近场通信(NFC)控制器630、音频驱动器635、相机驱动器640、触摸屏645、显示驱动器650、传感器655、可移动存储器660、电源管理集成电路(PMIC)665和智能电池670。

在一些方面中，应用处理器605可以包括例如一个或多个CPU核心以及一个或多个高速缓存存储器、低压差稳压器(LDO)、中断控制器、诸如串行外围接口(SPI)、集成电路间(I²C)或通用可编程串行接口模块的串行接口、实时时钟(RTC)、包括间隔和看门狗定时器的定时器-计数器、通用输入输出(IO)、诸如安全数字/多媒体卡(SD/MMC)或类似物的存储器卡控制器、通用串行总线(USB)接口、移动工业处理器接口(MIPI)接口和联合测试访问组(JTAG)测试访问端口。

在一些方面中，可以将基带模块610例如实现为焊入基板，其包括一个或多个集成电路、焊接到主电路板的单个封装集成电路、和/或包含两个或更多个集成电路的多芯片模块。

图7图示可以在其中实现本文公开的示例的基站或基础设施装备无线电头700。例如，可以在无线电前端模块715中、在基带模块710等中实现本文公开的示例。基站无线电头700可以包括以下项中的一个或多个：应用处理器705、基带模块710、一个或多个无线电前端模块715、存储器720、电源管理电路725、电源三通电路(power tee circuitry)730、网络控制器735、网络接口连接器740、卫星导航接收器模块745和用户接口750。

在一些方面中，应用处理器705可以包括一个或多个CPU核心以及一个或多个高速缓存存储器、低压差稳压器(LDO)、中断控制器、诸如SPI、I²C或通用可编程串行接口的串行接口、实时时钟(RTC)、包括间隔定时器和看门狗定时器的定时器-计数器、通用IO、诸如SD/MMC或类似物的存储器卡控制器、USB接口、MIPI接口和联合测试访问组(JTAG)测试访问端口。

在一些方面中，可以将基带处理器710例如实现为焊入基板，其包括一个或多个集成电路、焊接到主电路板的单个封装集成电路和/或包含两个或更多个集成电路的多芯片模块。

在一些方面中，存储器720可以包括以下项中的一个或多个：包括动态随机存取存储器(DRAM)和/或同步动态随机存取存储器(SDRAM)的易失性存储器，以及包括高速电可擦除存储器(通常称为闪速存储器)、相变随机存取存储器(PRAM)、磁阻式随机存取存储器(MRAM)和/或三维交叉点存储器的非易失性存储器(NVM)。可以将存储器720实现为焊入封装集成电路、插口式存储器模块和插入式存储器卡中的一种或多种。

在一些方面中，电源管理集成电路725可以包括以下项中的一个或多个：稳压器、浪涌保护器、电源警报检测电路以及诸如电池或电容器的一个或多个备用电源。电源警报检测电路可以检测掉电(欠压)和浪涌(过压)状况中的一种或多种。

在一些方面中，电源三通电路730可以提供从网络电缆汲取的电力以使用单个电缆来向基站无线电头700提供电力供应和数据连接两者。

在一些方面中，网络控制器735可以使用诸如以太网的标准网络接口协议来提供到网络的连接。可以使用物理连接来提供网络连接，该物理连接是电连接(通常称为铜互连)、光连接或无线连接的一种。

在一些方面中，卫星导航接收器模块745可以包括用于接收由诸如全球定位系统(GPS)、全球卫星导航系统(GLONASS)、伽利略和/或/北斗的一个或多个导航卫星星座发射的信号并对其进行解码的电路。接收器745可以向应用处理器705提供数据，该数据可以包括方位数据或时间数据中的一种或多种。应用处理器705可以使用时间数据来使操作与其他无线电基站同步。

在一些方面中，用户接口750可以包括诸如复位按钮的物理或虚拟按钮、诸如发光二极管(LED)的一个或多个指示器和显示屏中的一个或多个。

另一示例是一种计算机程序，该计算机程序具有程序代码，用于当在计算机、处理器或可编程硬件组件上执行该计算机程序时执行本文描述的方法中的至少一个。另一示例是一种机器可读存储装置，该机器可读存储装置包括机器可读指令，这些机器可读指令当被执行时，实现如本文所描述的方法或者实现如本文所描述的装置。另一个示例是一种机器可读介质，该机器可读介质包括代码，该代码当被执行时，使机器执行本文描述的方法中的任一个。

可以将如本文所描述的示例概括如下：

示例1是一种用于模数转换的装置。所述装置包括：第一ADC，所述第一ADC被配置为以第一采样频率对输入模拟信号进行采样；第二ADC，所述第二ADC被配置为以第二采样频率对所述输入模拟信号进行采样，其中所述第二采样频率是所述第一采样频率的分数；和校准单元，所述校准单元被配置为基于所述第二ADC的输出校正在所述第一ADC的输出中引发的失真。

示例2是根据示例1所述的装置，其中所述第一ADC是包括并联耦合的多个子ADC的时间交织ADC。

示例3是根据示例1-2中任一项所述的装置，其中所述第二ADC是所述时间交织ADC的子ADC。

示例4是根据示例1-3中任一项所述的装置，其中所述校准单元被配置为校正由以下项中的至少一项引起的所述失真：电路元件的静态失配、增益失配、定时偏斜、频率响应失配、频率响应平坦度、缓冲器非线性、采样器非线性或采样器非线性失配。

示例5是根据示例1-4中任一项所述的装置，其中所述第二ADC被配置为以随机采样相位对所述输入模拟信号进行采样。

示例6是根据示例1-5中任一项所述的装置，还包括：缓冲器，所述缓冲器用于在将所述输入模拟信号供应给所述第二ADC之前缓冲所述输入模拟信号；和衰减器，所述衰减器用于在所述缓冲器的输入处使所述输入模拟输入的功率衰减。

示例7是根据示例1-6中任一项所述的装置，还包括：加法器，所述加法器用于在将所述输入模拟信号供应给所述第二ADC之前向所述输入模拟信号添加抖动噪声。

示例8是根据示例7所述的装置，还包括：减法器，所述减法器用于在数字域中从所述第二ADC的输出中减去所述抖动噪声。

示例9是根据示例1-8中任一项所述的装置，其中所述校准单元是非线性均衡器。

示例10是根据示例9所述的装置，其中基于所述非线性均衡器的输出与所述第二ADC的输出之间的差异使用最小二乘或最小均方算法来调整所述非线性均衡器的参数。

示例11是一种用于模数转换的方法。所述方法包括：由第一ADC以第一采样频率对输入模拟信号进行采样；由第二ADC以第二采样频率对所述输入模拟信号进行采样，其中所述第二采样频率是所述第一采样频率的分数；以及基于所述第二ADC的输出校正在所述第一ADC的输出中引发的失真。

示例12是根据示例11所述的方法，其中所述第一ADC是包括并联耦合的多个子ADC的时间交织ADC。

示例13是根据示例12所述的方法，其中所述第二ADC是所述时间交织ADC的子ADC。

示例14是根据示例11-13中任一项所述的方法，其中所述失真是由以下项中的至少一项引起的：电路元件的静态失配、增益失配、定时偏斜、频率响应失配、频率响应平坦度、缓冲器非线性、采样器非线性或采样器非线性失配。

示例15是根据示例11-14中任一项所述的方法，其中所述输入模拟信号由所述第二ADC以随机采样相位采样。

示例16是根据示例11-15中任一项所述的方法，还包括：由缓冲器在将所述输入模拟信号供应给所述第二ADC之前缓冲所述输入模拟信号；以及

在所述缓冲器的输入处使所述输入模拟信号的功率衰减。

示例17是根据示例11-16中任一项所述的方法，还包括：在将所述输入模拟信号供应给所述第二ADC之前向所述输入模拟信号添加抖动噪声。

示例18是根据示例17所述的方法，还包括：在数字域中从所述第二ADC的输出中减去所述抖动噪声。

示例19是根据示例11-18中任一个所述的方法，其中使用实现最小二乘或最小均方算法的非线性均衡器来校正所述失真。

示例20是一种非暂态机器可读存储介质，所述非暂态机器可读存储介质包括代码，所述代码当被执行时，使机器执行根据示例11-19中任一项所述的方法。

与先前详述的示例和图中的一个或多个一起提及并描述的方面和特征也可以与其他示例中的一个或多个相组合，以便替换其他示例的相似特征或者以便将特征附加地引入到其他示例。

示例还可以是或涉及一种计算机程序，该计算机程序具有程序代码，用于当在计算机或处理器上执行该计算机程序时执行以上方法中的一个或多个。各种上述方法的步骤、操作或过程可以由编程计算机或处理器执行。示例也可以涵盖诸如数字数据存储介质的程序存储设备，其是机器、处理器或计算机可读的并且对指令的机器可执行、处理器可执行或计算机可执行程序进行编码。指令执行或使得执行上述方法的动作中的一些或全部。程序存储设备可以包括或者可以是例如数字存储器、诸如磁盘和磁带的磁存储介质、硬盘驱动器或光学可读数字数据存储介质。另外的示例也可以涵盖被编程为执行上述方法的动作的计算机、处理器、或控制单元或被编程为执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。

说明书和附图仅仅图示了本公开的原理。此外，本文引用的所有示例原则上明确地旨在仅用于教学目的以帮助读者理解本公开的原理和由发明人为促进本领域所贡献的构思。在本文中引用本公开的原理、各方面和示例的所有陈述及其具体示例旨在涵盖其等同物。

被表示为“用于执行某个功能的装置”的功能块可以是指被配置为执行某个功能的电路。因此，可以将“用于某物的装置”实现为“被配置为或适合于某物的装置”，诸如被配置为或适合于相应任务的设备或电路。

各图中所示的各种元件的功能，包括标记为“装置”、“用于提供传感器信号的装置”、“用于生成发射信号的装置”等的任何功能块，可以被以诸如“信号提供者”、“信号处理单元”、“处理器”、“控制器”等的专用硬件以及能够与适当的软件关联地执行软件的硬件的形式实现。当由处理器提供时，功能可以由单个专用处理器、由单个共享处理器或者由多个单独的处理器提供，所述多个单独的处理器中的一些或全部都可以被共享。然而，术语“处理器”或“控制器”到目前为止不限于排他地能够执行软件的硬件，而且可以包括数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储器。也可以包括常规和/或定制的其他硬件。

框图可以例如图示实现本公开的原理的高级电路图。类似地，流程图表、流程图、状态转变图、伪代码等可以表示各种过程、操作或步骤，这些过程、操作或步骤可以例如被大致表示在计算机可读介质中并且如此由计算机或处理器执行，而不论是否明确地示出这种计算机或处理器。在说明书中或在权利要求书中公开的方法可以由具有用于执行这些方法的相应动作中的每一个的装置的设备来实现。

应当理解，例如由于技术原因，除非另外明确地或隐含地陈述，否则可以不将说明书或权利要求书中公开的多个动作、过程、操作、步骤或功能的公开解释为在具体次序内。因此，多个动作或功能的公开不会将它们限于特定次序，除非此类动作或功能由于技术原因而是不可互换的。此外，在一些示例中单个动作、功能、过程、操作或步骤分别可以包括或者可以被分解成多个子动作、子功能、子过程、子操作或子步骤。除非明确地排除，否则此类子动作可以被包括并且是此单个动作的公开的一部分。

此外，以下权利要求特此被并入到具体实施方式中，其中每个权利要求可以作为单独的示例独立存在。虽然每个权利要求可以作为单独的示例独立存在，但是应当注意，尽管从属权利要求在权利要求中可以指与一个或多个其他权利要求的具体组合，但是其他示例也可以包括从属权利要求与每个其他从属或独立权利要求的主题的组合。除非陈述了不意图具体组合，否则在本文中明确地提出此类组合。此外，还意图将权利要求的特征包括到任何其他独立权利要求，即使没有使此权利要求直接依赖于独立权利要求。