具体实施方式

下面参考附图描述各种实施例，以使得本公开所属领域的技术人员能够实践并且容易地实现本发明。

在整个说明书中，当元件被称为“连接到”或“耦合到”另一元件时，元件可以直接连接或耦合到另一元件，或者利用插入在它们之间的一个或多个元件，电连接或耦合到另一元件。另外，还将理解的是，当在本文中使用时，术语“包括”和“包含”指定所述元件的存在，并且不排除一个或多个其他元件的存在或附加。在以下描述中，以单数形式描述的组件不排除存在这种组件的多个实例。在整个说明书中，对“一个实施例”、“第一实施例”或“第二实施例”的引用不一定仅指一个实施例，并且当在本文中使用时，术语“实施例”不一定是指所有实施例。

图1是示出根据本公开的第一实施例的图像感测设备100的框图。

参考图1，图像感测设备100可以包括像素区域110、读出区域120、电源供应区域PP0和PP1、第一电压生成电路VV0、第二电压生成电路VV1、第一偏置电压生成电路BB0、以及第二偏置电压生成电路BB1。

像素区域110可以包括像素阵列。像素阵列可以包括沿着行和列布置的多个像素PX00至PXxy(其中“x”和“y”是自然数)。例如，多个像素PX00至PXxy可以布置在第一行ROW0至第x+1行ROWx和第一列COL0至第y+1列COLy中。像素阵列可以将多个像素信号PS0至PSy输出到多个列线CL0至CLy。例如，布置在第一行ROW0中的第一像素PX00至第y+1像素PX0y可以在第一单行时间段期间，将第一像素信号PS0至第y+1像素信号PSy输出到第一列线CL0至第y+1列线CLy，并且布置在第x+1行ROWx中的第一像素PXx0至第y+1像素PXxy可以在第x+1单行时间段期间，将第一像素信号PS0至第y+1像素信号PSy输出到第一列线CL0至第y+1列线CLy。

读出区域120可以包括多个读出电路RD0至RDy，多个读出电路RD0至RDy可以分别通过多个列线CL0至CLy耦合到像素阵列，以分别读出多个像素信号PS0至PSy。例如，第一读出电路RD0至第y+1读出电路RDy可以耦合到第一列线CL0至第y+1列线CLy，并且读出通过第一列线CL0至第y+1列线CLy输出的第一像素信号PS0至第y+1像素信号PSy，分别作为第一计数信号CNT0至第y+1计数信号CNTy。

另外，当读出像素信号PS0至PSy时，多个读出电路RD0至RDy可以基于具有不同电压电平的多个低偏置电压LB0s和LB1s，来补偿多个像素信号PS0至PSy之间的读出偏差。例如，多个读出电路RD0至RDy可以通过将多个像素信号PS0至PSy延迟不同的延迟量，来对多个像素信号PS0至PSy之间的读出偏差进行正补偿。对读出偏差的正补偿是指减小或消除多个像素信号PS0至PSy之间的读出偏差。对于另一示例，多个读出电路RD0至RDy可以通过将多个像素信号PS0至PSy延迟不同的延迟量，来对多个像素信号PS0至PSy之间的读出偏差进行负补偿。对读出偏差的负补偿是指增大或放大多个像素信号PS0至PSy之间的读出偏差。

电源供应区域PP0和PP1可以分别包括第一电源供应电路PP0和第二电源供应电路PP1。第一电源供应电路PP0和第二电源供应电路PP1可以生成用于读出区域120的高电源电压和低电源电压，并且将高电源电压和低电源电压供应到读出区域120。例如，第一电源供应电路PP0和第二电源供应电路PP1可以将高电源电压和低电源电压共同供应到读出区域120中包括的多个读出电路RD0至RDy。第一电源供应电路PP0可以被设置为最靠近多个读出电路RD0至RDy之中的第一读出电路RD0，并且第二电源供应电路PP1可以被设置为最靠近多个读出电路RD0至RDy之中的第y+1读出电路RDy。

第一电压生成电路VV0可以生成第一电压V0，并且向第一偏置电压生成电路BB0和第二偏置电压生成电路BB1提供第一电压V0。

第二电压生成电路VV1可以生成具有与第一电压V0不同的电压电平的第二电压V1，并且向第一偏置电压生成电路BB0和第二偏置电压生成电路BB1提供第二电压V1。

第一偏置电压生成电路BB0可以基于第一电压V0和第二电压V1，生成多个低偏置电压LB0s和LB1s之中的第一组的低偏置电压LB0s。第一组的低偏置电压LB0s可以被输出到设置在一侧并且与多个读出电路RD0至RDy中的一半对应的读出电路。

第二偏置电压生成电路BB1可以基于第一电压V0和第二电压V1，生成多个低偏置电压LB0s和LB1s之中的第二组的低偏置电压LB1s。第二组的低偏置电压LB1s可以被输出到设置在另一侧并且与多个读出电路RD0至RDy中的另一半对应的读出电路。

图2是示出图1所示的多个读出电路RD0至RDy的框图。

参考图2，第一读出电路RD0可以包括第一检测器121_0、第一输出缓冲器123_0和第一计数器125_0。

第一检测器121_0可以耦合到第一列线CL0。第一检测器121_0可以通过第一列线CL0接收第一像素信号PS0，并且将与第一像素信号PS0的电压电平对应的第一检测信号DS0输出到第一输出线RL0。例如，第一检测器121_0可以包括比较器。该比较器可以将斜坡信号(未示出)与第一像素信号PS0进行比较，并且生成与比较结果对应的第一检测信号DS0。

第一输出缓冲器123_0可以耦合到第一输出线RL0。第一输出缓冲器123_0可以基于第一组的低偏置电压LB0s之中的第一低偏置电压LB00，将与第一检测信号DS0对应的第一输出信号DS0'输出到第一读出线RL0'。例如，第一输出缓冲器123_0可以将第一检测信号DS0延迟与第一低偏置电压LB00的电压电平对应的延迟量，并且输出经延迟的第一检测信号作为第一输出信号DS0'。

第一计数器125_0可以耦合到第一读出线RL0'。第一计数器125_0可以对第一输出信号DS0'进行计数，并且输出第一计数信号CNT0。

由于第二读出电路RD1至第y+1读出电路RDy可以类似于第一读出电路RD0进行配置，因此省略对他们的描述。然而，第二输出缓冲器123_1至第y+1输出缓冲器123_y可以分别接收多个低偏置电压LB0s和LB1s之中的第二低偏置电压LB01至第y+1低偏置电压LB1y。

图3是示出图2所示的第一输出缓冲器123_0的一个示例的电路图。

参考图3，第一输出缓冲器123_0可以包括逻辑门NG0、第一驱动元件DRV00和第二驱动元件DRV01。

逻辑门NG0可以耦合在第一供应节点与第二供应节点之间。逻辑门NG0可以通过对第一检测信号DS0和启用信号EN执行逻辑操作，来输出第一输出信号DS0'。例如，逻辑门NG0可以包括利用两个PMOS晶体管和两个NMOS晶体管实施的与非门。

第一驱动元件DRV00可以耦合在高电源电压的供应端子与第一供应节点之间。第一驱动元件DRV00可以基于第一低偏置电压LB0s0，利用高电源电压来驱动第一供应节点。例如，第一驱动元件DRV00可以包括PMOS晶体管。

第二驱动元件DRV01可以耦合在低电源电压的供应端子与第二供应节点之间。第二驱动元件DRV01可以基于高电源电压，利用低电源电压来驱动第二供应节点。例如，第二驱动元件DRV01可以包括NMOS晶体管。

具有上述配置的第一输出缓冲器123_0可以生成第一输出信号DS0'，当第一检测信号DS0从逻辑高电平转变为逻辑低电平时，第一输出信号DS0'从逻辑低电平转变为逻辑高电平。特别地，第一输出缓冲器123_0可以通过在第一输出信号DS0'从逻辑低电平转变为逻辑高电平时，根据第一低偏置电压LB00的电压电平，将第一输出信号DS0'的斜率调节为更加平缓，来调节第一输出信号DS0'的延迟量。因此，期望将根据本示例的第一输出缓冲器123_0应用于如下读出电路：该读出电路被设计为允许第一检测信号DS0从逻辑高电平转变为逻辑低电平。

图4是示出图2所示的第一输出缓冲器123_0的另一示例的电路图。

参考图4，第一输出缓冲器123_0可以包括第一逻辑门NG00、第二逻辑门NG01、第一驱动元件DRV00、第二驱动元件DRV01和第三逻辑门NG02。

第一逻辑门NG00可以耦合在高电源电压的供应端子与低电源电压的供应端子之间。第一逻辑门NG00可以对第一检测信号DS0和启用信号EN执行逻辑操作。例如，第一逻辑门NG00可以包括利用两个PMOS晶体管和两个NMOS晶体管实施的与非门。

第二逻辑门NG01可以耦合在第一供应节点与第二供应节点之间。第二逻辑门NG01可以对第一逻辑门NG00的输出信号执行逻辑操作。例如，第二逻辑门NG01可以包括利用一个PMOS晶体管和一个NMOS晶体管实施的非门。

第一驱动元件DRV00可以耦合在高电源电压的供应端子与第一供应节点之间。第一驱动元件DRV00可以基于第一低偏置电压LB00，利用高电源电压来驱动第一供应节点。例如，第一驱动元件DRV00可以包括PMOS晶体管。

第二驱动元件DRV01可以耦合在低电源电压的供应端子与第二供应节点之间。第二驱动元件DRV01可以基于高电源电压，利用低电源电压来驱动第二供应节点。例如，第二驱动元件DRV01可以包括NMOS晶体管。

第三逻辑门NG02可以耦合在高电源电压的供应端子与低电源电压的供应端子之间。第三逻辑门NG02可以通过对第二逻辑门NG01的输出信号执行逻辑操作，来输出第一输出信号DS0'。例如，第三逻辑门NG02可以包括利用一个PMOS晶体管和一个NMOS晶体管实施的非门。

具有上述配置的第一输出缓冲器123_0可以生成第一输出信号DS0'，当第一检测信号DS0从逻辑低电平转变为逻辑高电平时，第一输出信号DS0'从逻辑高电平转变为逻辑低电平。特别地，第一输出缓冲器123_0可以通过在第二逻辑门NG01的输出信号从逻辑低电平转变为逻辑高电平时，根据第一低偏置电压LB00的电压电平，将第二逻辑门NG01的输出信号的斜率调节为更加平缓，来调节第二逻辑门NG01的输出信号的延迟量。另外，当第一输出缓冲器123_0通过第三逻辑门NG02输出第一输出信号DS0'时，第一输出缓冲器123_0可以输出其斜率恢复为陡峭的第一输出信号DS0'，而第二逻辑门NG01的延迟量保持不变。因此，期望将根据本示例的第一输出缓冲器123_0应用于如下读出电路：该读出电路被设计为允许第一检测信号DS0从逻辑低电平转变为逻辑高电平。

图5是示出图1所示的第一电压生成电路VV0和第二电压生成电路VV1以及第一偏置电压生成电路BB0和第二偏置电压生成电路BB1的电路图。

参考图5，第一电压生成电路VV0可以生成多个低电压LV0至LVn，并且经由第一电压生成电路VV0内的切换机构，输出多个低电压LV0至LVn中的任何一个作为第一电压V0。例如，第一电压生成电路VV0可以使用高电源电压和低电源电压，来生成多个低电压LV0至LVn。

第二电压生成电路VV1可以生成多个低电压LV0至LVn，其中之一(除了被选择作为V0的低电压)可以被选择作为第二电压V1。例如，第二电压生成电路VV1可以使用高电源电压和低电源电压，来生成多个低电压LV0至LVn。

第一偏置电压生成电路BB0可以包括第一输入缓冲器IB00、第二输入缓冲器IB01和第一分压器RC0。第一输入缓冲器IB00可以接收第一电压V0。例如，第一输入缓冲器IB00可以包括单位增益放大器。第二输入缓冲器IB01可以接收第二电压V1。例如，第二输入缓冲器IB01可以包括单位增益放大器。第一分压器RC0可以耦合在第一输入缓冲器IB00与第二输入缓冲器IB01之间。第一分压器RC0可以生成具有在第一电压V0与第二电压V1之间的电压电平的第一组的低偏置电压LB0s。例如，第一分压器RC0可以包括彼此串联耦合的多个电阻器。

第二偏置电压生成电路BB1可以包括第三输入缓冲器IB10、第四输入缓冲器IB11和第二分压器RC1。第三输入缓冲器IB10可以接收第一电压V0。例如，第三输入缓冲器IB10可以包括单位增益放大器。第四输入缓冲器IB11可以接收第二电压V1。例如，第四输入缓冲器IB11可以包括单位增益放大器。第二分压器RC1可以耦合在第三输入缓冲器IB10与第四输入缓冲器IB11之间。第二分压器RC1可以生成具有在第一电压V0与第二电压V1之间的电压电平的第二组的低偏置电压LB1s。例如，第二分压器RC1可以包括彼此串联耦合的多个电阻器。

图6是示出图2所示的第一输出缓冲器123_0至第y+1输出缓冲器123_y的设置、以及图5所示的第一至第四输入缓冲器IB00、IB01、IB10和IB11的设置的图。

参考图6，第一输出缓冲器123_0至第y+1输出缓冲器123_y之中的第一组的输出缓冲器可以设置在读出区域120的一个区域BB中。第一组的输出缓冲器是指设置在一侧并且与第一输出缓冲器123_0至第y+1输出缓冲器123_y中的一半对应的输出缓冲器。

第一输入缓冲器IB00可以设置在该一个区域BB的左区域AA中。

第二输入缓冲器IB01可以设置在该一个区域BB的右区域AA'中。

第一输出缓冲器123_0至第y+1输出缓冲器123_y之中的第二组的输出缓冲器可以设置在读出区域120的另一区域DD中。第二组的输出缓冲器是指设置在另一侧并且与第一输出缓冲器123_0至第y+1输出缓冲器123_y中的另一半对应的输出缓冲器。

第三输入缓冲器IB10可以设置在该另一区域DD的右区域CC'中。

第四输入缓冲器IB11可以设置在该另一区域DD的左区域CC中。

在下文中，参考图7和图8描述根据本公开的第一实施例的、具有上述配置的图像感测设备100的操作。

图7是用于描述图1所示的图像感测设备100的操作之中与正补偿有关的操作的曲线图。

参考图7，在多个像素信号PS0至PSy之间可能出现读出偏差T。更具体地，在多个检测信号DS0至DSy之间可能出现读出偏差T。表示读出偏差T的曲线图在列轴的中心具有凸形形状的原因可能与第一电源供应电路PP0和第二电源供应电路PP1的设置相关联。换言之，当第一电源供应电路PP0被设置为最靠近第一检测器121_0并且第二电源供应电路PP1被设置为最靠近第y+1检测器121_y时，随着接收检测器被设置为更靠近多个检测器121_0至121_y的中心，高电源电压和低电源电压的电压电平变得更加劣化。高电源电压和低电源电压的最劣化的电压电平被供应给设置在多个检测器121_0至121_y的中心的检测器。因此，可以根据从第一电源供应电路PP0和第二电源供应电路PP1到相应检测器的不同距离，以不同的延迟量来输出多个检测信号DS0至DSy，从而在多个检测信号DS0至DSy之间可以出现读出偏差T。

多个输出缓冲器123_0至123_y可以基于具有不同电压电平的多个低偏置电压LB0s和LB1s，来对多个检测信号DS0至DSy之间的读出偏差T进行正补偿。例如，多个输出缓冲器123_0至123_y可以通过以下方式来对多个检测信号DS0至DSy之间的读出偏差T进行正补偿：随着在第一电源供应电路PP0或第二电源供应电路PP1与相应检测器之间的距离减小，将与相对较大补偿值对应的延迟量反映到多个检测信号DS0至DSy，并且随着在第一电源供应电路PP0或第二电源供应电路PP1与相应检测器之间的距离增大，将与相对较小补偿值对应的延迟量反映到多个检测信号DS0至DSy。因此，通过根据正补偿来减小或消除多个检测信号DS0至DSy之间的读出偏差T，多个输出信号DS0'至DSy'之间的延迟量可以几乎没有差异。

图8是用于描述图1所示的图像感测设备100的操作之中与负补偿有关的操作的曲线图。

参考图8，在多个像素信号PS0至PSy之间可能出现读出偏差T。更具体地，在多个检测信号DS0至DSy之间可能出现读出偏差T。在图8中，表示读出偏差T的曲线图在列轴的中心具有凸形形状的原因在上面已经描述，并且因此这里省略其描述(参考图7)。

多个输出缓冲器123_0至123_y可以基于具有不同电压电平的多个低偏置电压LB0s和LB1s，来对多个检测信号DS0至DSy之间的读出偏差T进行负补偿。例如，多个输出缓冲器123_0至123_y可以通过以下方式来对多个检测信号DS0至DSy之间的读出偏差T进行负补偿：随着在第一电源供应电路PP0或第二电源供应电路PP1与相应检测器之间的距离减小，将与相对较小补偿值对应的延迟量反映到多个检测信号DS0至DSy，并且随着在第一电源供应电路PP0或第二电源供应电路PP1与相应检测器之间的距离增大，将与相对较大补偿值对应的延迟量反映到多个检测信号DS0至DSy。因此，通过根据负补偿来增大或放大多个检测信号DS0至DSy之间的读出偏差T，多个输出信号DS0'至DSy'之间的读出偏差T'可以被增大为大于多个检测信号DS0至DSy之间的读出偏差T。

多个计数器125_0至125_y可以分别输出与多个输出信号DS0'至DSy'对应的多个计数信号CNT0至CNTy。当以相似的时序来控制多个计数器125_0至125_y时，由于多个计数器125_0至125_y，可能会出现峰值噪声。然而，因为在多个输出信号DS0'至DSy'之间存在读出偏差T'，所以由于多个计数器125_0至125_y，峰值噪声可以被分散。

图9是示出根据本公开的第二实施例的图像感测设备200的框图。

参考图9，图像感测设备200可以包括像素区域210、读出区域220、电源供应区域PP2和PP3、第一电压生成电路VV2、第二电压生成电路VV3、第一偏置电压生成电路BB2和第二偏置电压生成电路BB3。

像素区域210可以包括像素阵列。像素阵列可以包括沿着行和列布置的多个像素PX00至PXxy(其中“x”和“y”是自然数)。例如，多个像素PX00至PXxy可以布置在第一行ROW0至第x+1行ROWx和第一列COL0至第y+1列COLy中。像素阵列可以将多个像素信号PS0至PSy输出到多个列线CL0至CLy。例如，布置在第一行ROW0中的第一像素PX00至第y+1像素PX0y可以在第一单行时间段期间，将第一像素信号PS0至第y+1像素信号PSy输出到第一列线CL0至第y+1列线CLy，并且布置在第x+1行ROWx中的第一像素PXx0至第y+1像素PXxy可以在第x+1单行时间段期间，将第一像素信号PS0至第y+1像素信号PSy输出到第一列线CL0至第y+1列线CLy。

读出区域220可以包括多个读出电路RD0至RDy，多个读出电路RD0至RDy可以分别通过多个列线CL0至CLy耦合到像素阵列，以分别读出多个像素信号PS0至PSy。例如，第一读出电路RD0至第y+1读出电路RDy可以耦合到第一列线CL0至第y+1列线CLy，并且读出通过第一列线CL0至第y+1列线CLy输出的第一像素信号PS0至第y+1像素信号PSy，分别作为第一计数信号CNT0至第y+1计数信号CNTy。

另外，当读出像素信号PS0至PSy时，多个读出电路RD0至RDy可以基于具有不同电压电平的多个高偏置电压HB0s和HB1s，来补偿多个像素信号PS0至PSy之间的读出偏差。例如，多个读出电路RD0至RDy可以通过将多个像素信号PS0至PSy延迟不同的延迟量，来对多个像素信号PS0至PSy之间的读出偏差进行正补偿。对读出偏差的正补偿是指减小或消除多个像素信号PS0至PSy之间的读出偏差。对于另一示例，多个读出电路RD0至RDy可以通过将多个像素信号PS0至PSy延迟不同的延迟量，来对多个像素信号PS0至PSy之间的读出偏差进行负补偿。对读出偏差的负补偿是指增大或放大多个像素信号PS0至PSy之间的读出偏差。

电源供应区域PP2和PP3可以分别包括第一电源供应电路PP2和第二电源供应电路PP3。第一电源供应电路PP2和第二电源供应电路PP3可以生成用于读出区域220的高电源电压和低电源电压，并且将高电源电压和低电源电压供应到读出区域220。例如，第一电源供应电路PP2和第二电源供应电路PP3可以将高电源电压和低电源电压共同供应到读出区域220中包括的多个读出电路RD0至RDy。第一电源供应电路PP2可以被设置为最靠近多个读出电路RD0至RDy之中的第一读出电路RD0，并且第二电源供给电路PP3可以被设置为最靠近多个读出电路RD0至RDy之中的第y+1读出电路RDy。

第一电压生成电路VV2可以生成第一电压V0，并且向第一偏置电压生成电路BB2和第二偏置电压生成电路BB3提供第一电压V0。

第二电压生成电路VV3可以生成具有与第一电压V0不同的电压电平的第二电压Vl，并且向第一偏置电压生成电路BB2和第二偏置电压生成电路BB3提供第二电压Vl。

第一偏置电压生成电路BB2可以基于第一电压V0和第二电压V1，来生成多个高偏置电压HB0s和HB1s之中的第一组的高偏置电压HB0s。第一组的高偏置电压HB0s可以被输出到设置在一侧并且与多个读出电路RD0至RDy中的一半对应的读出电路。

第二偏置电压生成电路BB3可以基于第一电压V0和第二电压V1，来生成多个高偏置电压HB0s和HB1s之中的第二组的高偏置电压HB1s。第二组的高偏置电压HB1s可以被输出到设置在另一侧并且与多个读出电路RD0至RDy中的另一半对应的读出电路。

图10是示出图9所示的多个读出电路RD0至RDy的框图。

参考图10，第一读出电路RD0可以包括第一检测器221_0、第一输出缓冲器223_0和第一计数器225_0。

第一检测器221_0可以耦合到第一列线CL0。第一检测器221_0可以通过第一列线CL0接收第一像素信号PS0，并且将与第一像素信号PS0的电压电平对应的第一检测信号DS0输出到第一输出线RL0。例如，第一检测器221_0可以包括比较器。该比较器可以将斜坡信号(未示出)与第一像素信号PS0进行比较，并且生成与比较结果对应的第一检测信号DS0。

第一输出缓冲器223_0可以耦合到第一输出线RL0。第一输出缓冲器223_0可以基于第一组的高偏置电压HB0s之中的第一高偏置电压HB00，将与第一检测信号DS0对应的第一输出信号DS0'输出到第一读出线RL0'。例如，第一输出缓冲器223_0可以将第一检测信号DS0延迟与第一高偏置电压HB00的电压电平对应的延迟量，并且输出经延迟的第一检测信号作为第一输出信号DS0'。

第一计数器225_0可以耦合到第一读出线RL0'。第一计数器225_0可以对第一输出信号DS0'进行计数，并且输出第一计数信号CNT0。

由于第二读出电路RD1至第y+1读出电路RDy可以类似于第一读出电路RD0进行配置，因此省略对他们的描述。然而，第二输出缓冲器223_1至第y+1输出缓冲器223_y可以分别接收多个高偏置电压HB0s和HB1s之中的第二高偏置电压HB01至第y+1高偏置电压HB1y。

图11是示出图10所示的第一输出缓冲器223_0的一个示例的电路图。

参考图11，第一输出缓冲器223_0可以包括逻辑门NG0、第一驱动元件DRV00和第二驱动元件DRV01。

逻辑门NG0可以耦合在第一供应节点与第二供应节点之间。逻辑门NG0可以通过对第一检测信号DS0和启用信号EN执行逻辑操作，来输出第一输出信号DS0'。例如，逻辑门NG0可以包括利用两个PMOS晶体管和两个NMOS晶体管实施的与非门。

第一驱动元件DRV00可以耦合在高电源电压的供应端子与第一供应节点之间。第一驱动元件DRV00可以基于低电源电压，利用高电源电压来驱动第一供应节点。例如，第一驱动元件DRV00可以包括PMOS晶体管。

第二驱动元件DRV01可以耦合在低电源电压的供应端子与第二供应节点之间。第二驱动元件DRV01可以基于第一高偏置电压HB00，利用低电源电压来驱动第二供应节点。例如，第二驱动元件DRV01可以包括NMOS晶体管。

具有上述配置的第一输出缓冲器223_0可以生成第一输出信号DS0'，当第一检测信号DS0从逻辑低电平转变为逻辑高电平时，第一输出信号DS0'从逻辑高电平转变为逻辑低电平。特别地，第一输出缓冲器223_0可以通过在第一输出信号DS0'从逻辑高电平转变为逻辑低电平时，根据第一高偏置电压HB00的电压电平，将第一输出信号DS0'的斜率调节为更加平缓，来调节第一输出信号DS0'的延迟量。因此，期望将根据本示例的第一输出缓冲器223_0应用于如下读出电路：该读出电路被设计为允许第一检测信号DS0从逻辑低电平转变为逻辑高电平。

图12是示出图10所示的第一输出缓冲器223_0的另一示例的电路图。

参考图12，第一输出缓冲器223_0可以包括第一逻辑门NG00、第二逻辑门NG01、第一驱动元件DRV00、第二驱动元件DRV01和第三逻辑门NG02。

第一逻辑门NG00可以耦合在高电源电压的供应端子与低电源电压的供应端子之间。第一逻辑门NG00可以对第一检测信号DS0和启用信号EN执行逻辑操作。例如，第一逻辑门NG00可以包括利用两个PMOS晶体管和两个NMOS晶体管实施的与非门。

第二逻辑门NG01可以耦合在第一供应节点与第二供应节点之间。第二逻辑门NG01可以对第一逻辑门NG00的输出信号执行逻辑操作。例如，第二逻辑门NG01可以包括利用一个PMOS晶体管和一个NMOS晶体管实施的非门。

第一驱动元件DRV00可以耦合在高电源电压的供应端子与第一供应节点之间。第一驱动元件DRV00可以基于低电源电压，利用高电源电压来驱动第一供应节点。例如，第一驱动元件DRV00可以包括PMOS晶体管。

第二驱动元件DRV01可以耦合在低电源电压的供应端子与第二供应节点之间。第二驱动元件DRV01可以基于第一高偏置电压HB00，利用低电源电压来驱动第二供应节点。例如，第二驱动元件DRV01可以包括NMOS晶体管。

第三逻辑门NG02可以耦合在高电源电压的供应端子与低电源电压的供应端子之间。第三逻辑门NG02可以通过对第二逻辑门NG01的输出信号执行逻辑操作，来输出第一输出信号DS0'。例如，第三逻辑门NG02可以包括利用一个PMOS晶体管和一个NMOS晶体管实施的非门。

具有上述配置的第一输出缓冲器223_0可以生成第一输出信号DS0'，当第一检测信号DS0从逻辑高电平转变为逻辑低电平时，第一输出信号DS0'从逻辑低电平转变为逻辑高电平。特别地，第一输出缓冲器223_0可以通过在第二逻辑门NG01的输出信号从逻辑高电平转变为逻辑低电平时，根据第一高偏置电压HB00的电压电平，将第二逻辑门NG01的输出信号的斜率调节为更加平缓，来调节第二逻辑门NG01的输出信号的延迟量。另外，当第一输出缓冲器223_0通过第三逻辑门NG02输出第一输出信号DS0'时，第一输出缓冲器223_0可以输出其斜率得以恢复(即，被调节为变得陡峭)的第一输出信号DS0'，而第二逻辑门NG01的延迟量保持不变。因此，期望将根据本示例的第一输出缓冲器223_0应用于如下读出电路：该读出电路被设计为允许第一检测信号DS0从逻辑高电平转变为逻辑低电平。

图13是示出图9所示的第一电压生成电路VV2和第二电压生成电路VV3以及第一偏置电压生成电路BB2和第二偏置电压生成电路BB3的电路图。

参考图13，第一电压生成电路VV2可以生成多个高电压HV0至HVn，其中的任何一个高电压可以被选择并且输出作为第一电压V0。例如，第一电压生成电路VV2可以使用高电源电压和低电源电压来生成多个高电压HV0至HVn。

第二电压生成电路VV3可以生成多个高电压HV0至HVn，其中之一(除了被选择作为V0的高电压)可以被选择并且输出作为第二电压V1。例如，第二电压生成电路VV3可以使用高电源电压和低电源电压来生成多个高电压HV0至HVn。

第一偏置电压生成电路BB2可以包括第一输入缓冲器IB00、第二输入缓冲器IB01和第一分压器RC0。第一输入缓冲器IB00可以接收第一电压V0。例如，第一输入缓冲器IB00可以包括单位增益放大器。第二输入缓冲器IB01可以接收第二电压V1。例如，第二输入缓冲器IB01可以包括单位增益放大器。第一分压器RC0可以耦合在第一输入缓冲器IB00和第二输入缓冲器IB01之间。第一分压器RC0可以生成具有在第一电压V0和第二电压V1之间的电压电平的第一组的高偏置电压HB0s。例如，第一分压器RC0可以包括彼此串联耦合的多个电阻器。

第二偏置电压生成电路BB3可以包括第三输入缓冲器IB10、第四输入缓冲器IB11和第二分压器RC1。第三输入缓冲器IB10可以接收第一电压V0。例如，第三输入缓冲器IB10可以包括单位增益放大器。第四输入缓冲器IB11可以接收第二电压V1。例如，第四输入缓冲器IB11可以包括单位增益放大器。第二分压器RC1可以耦合在第三输入缓冲器IB10和第四输入缓冲器IB11之间。第二分压器RC1可以生成具有在第一电压V0和第二电压V1之间的电压电平的第二组的高偏置电压HB1s。例如，第二分压器RC1可以包括彼此串联耦合的多个电阻器。

图14是示出图10所示的第一输出缓冲器223_0至第y+1输出缓冲器223_y的设置、以及图13所示的第一至第四输入缓冲器IB00、IB01、IB10和IB11的设置的图。

参考图14，第一输出缓冲器223_0至第y+1输出缓冲器223_y之中的第一组的输出缓冲器可以设置在读出区域220的一个区域BB中。第一组的输出缓冲器是指设置在一侧并且与第一输出缓冲器223_0至第y+1输出缓冲器223_y中的一半对应的输出缓冲器。

第一输入缓冲器IB00可以设置在该一个区域BB的左区域AA中。

第二输入缓冲器IB01可以设置在该一个区域BB的右区域AA'中。

第一输出缓冲器223_0至第y+1输出缓冲器223_y之中的第二组的输出缓冲器可以设置在读出区域220的另一区域DD中。第二组的输出缓冲器是指设置在另一侧并且与第一输出缓冲器223_0至第y+1输出缓冲器223_y中的另一半对应的输出缓冲器。

第三输入缓冲器IB10可以设置在该另一区域DD的右区域CC'中。

第四输入缓冲器IB11可以设置在该另一区域DD的左区域CC中。

在下文中，参考图15和图16描述根据本公开的第二实施例的、具有上述配置的图像感测设备200的操作。

图15是用于描述图9所示的图像感测设备200的操作之中与正补偿有关的操作的曲线图。

参考图15，在多个像素信号PS0至PSy之间可能出现读出偏差T。更具体地，在多个检测信号DS0至DSy之间可能出现读出偏差T。表示读出偏差T的曲线图在列轴的中心具有凸形形状的原因可能与第一电源供应电路PP2和第二电源供应电路PP3的设置相关联。换言之，当第一电源供应电路PP2被设置为最靠近第一检测器221_0并且第二电源供应电路PP3被设置为最靠近第y+1检测器221_y时，随着接收检测器被设置为更靠近多个检测器221_0至221_y的中心，向检测器供应的高电源电压和低电源电压的电压电平变得更加劣化。最劣化的是向设置在多个检测器121_0至121_y的中心的检测器供应的高电源电压和低电源电压的电压电平。因此，可以根据从第一电源供应电路PP2和第二电源供应电路PP3到相应检测器的不同距离，以不同的延迟量来输出多个检测信号DS0至DSy，从而在多个检测信号DS0至DSy之间可以出现读出偏差T。

多个输出缓冲器223_0至223_y可以基于具有不同电压电平的多个高偏置电压HB0s和HB1s，来对多个检测信号DS0至DSy之间的读出偏差T进行正补偿。例如，多个输出缓冲器223_0至223_y可以通过以下方式来对多个检测信号DS0至DSy之间的读出偏差T进行正补偿：随着在第一电源供应电路PP2或第二电源供应电路PP3与相应检测器之间的距离减小，将与相对较大补偿值对应的延迟量反映到多个检测信号DS0至DSy，并且随着在第一电源供应电路PP0或第二电源供应电路PP1与相应检测器之间的距离增大，将与相对较小补偿值对应的延迟量反映到多个检测信号DS0至DSy。因此，通过根据正补偿来减小或消除多个检测信号DS0至DSy之间的读出偏差T，多个输出信号DS0'至DSy'之间的延迟量可以几乎没有差异。

图16是用于描述图9所示的图像感测设备200的操作之中与负补偿有关的操作的曲线图。

参考图16，在多个像素信号PS0至PSy之间可能出现读出偏差T。更具体地，在多个检测信号DS0至DSy之间可能出现读出偏差T。在图16中，表示读出偏差T的曲线图在列轴的中心具有凸形形状的原因在上面已经描述，并且因此这里省略其描述(参考图15)。

多个输出缓冲器223_0至223_y可以基于具有不同电压电平的多个高偏置电压HB0s和HB1s，来对多个检测信号DS0至DSy之间的读出偏差T进行负补偿。例如，多个输出缓冲器223_0至223_y可以通过以下方式来对多个检测信号DS0至DSy之间的读出偏差T进行负补偿：随着在第一电源供应电路PP2或第二电源供应电路PP3与相应检测器之间的距离减小，将与相对较小补偿值对应的延迟量反映到多个检测信号DS0至DSy，并且随着在第一电源供应电路PP2或第二电源供应电路PP3与相应检测器之间的距离增大，将与相对较大补偿值对应的延迟量反映到多个检测信号DS0至DSy。因此，通过根据负补偿来增大或放大多个检测信号DS0至DSy之间的读出偏差T，多个输出信号DS0'至DSy'之间的读出偏差T'可以被增大为大于多个检测信号DS0至DSy之间的读出偏差T。

多个计数器225_0至225_y可以分别输出与多个输出信号DS0'至DSy'对应的多个计数信号CNT0至CNTy。当以相似的时序来控制多个计数器225_0至225_y时，由于多个计数器225_0至225_y，可能会出现峰值噪声。然而，因为在多个输出信号DS0'至DSy'之间存在读出偏差T'，所以由于多个计数器225_0至225_y，峰值噪声可以被分散。

图17是示出根据本公开的第三实施例的图像感测设备300的框图。

参考图17，图像感测设备300可以包括像素区域310、读出区域320、电源供应区域PP4和PP5、第一电压生成电路VV4、第二电压生成电路VV5、第三电压生成电路VV6、第四电压生成电路VV7、第一偏置电压生成电路BB4、第二偏置电压生成电路BB5、第三偏置电压生成电路BB6、和第四偏置电压生成电路BB7。

由于根据本公开的第三实施例的图像感测设备300可以通过上面根据第一和第二实施例的图像感测设备100和200的描述来理解，因此图像感测设备300的配置和操作的详细描述被省略。

多个输出缓冲器中的每个输出缓冲器可以包括：第一逻辑门，耦合在第一电源电压的供应端子与第二电源电压的供应端子之间，并且适于对启用信号和对应检测信号执行第一逻辑操作；第二逻辑门，耦合在第一供应节点与第二供应节点之间，并且适于对第一逻辑门的输出信号执行第二逻辑操作；第一驱动元件，耦合在第一电源电压的供应端子与第一供应节点之间，并且适于基于对应第一偏置电压，利用第一电源电压来驱动第一供应节点；第二驱动元件，耦合在第二电源电压的供应端子与第二供应节点之间，并且适于基于对应第二偏置电压，利用第二电源电压来驱动第二供应节点；以及第三逻辑门，耦合在第一电源电压的供应端子与第二电源电压的供应端子之间，并且适于基于第二逻辑门的输出信号来输出对应输出信号。

多个输出缓冲器中的每个输出缓冲器可以包括：逻辑门，耦合在第一供应节点与第二供应节点之间，并且适于对启用信号和对应检测信号执行逻辑操作，并且输出对应输出信号；第一驱动元件，耦合在第一电源电压的供应端子与第一供应节点之间，并且适于基于对应第一偏置电压，利用第一电源电压来驱动第一供应节点；以及第二驱动元件，耦合在第二电源电压的供应端子与第二供应节点之间，并且适于基于对应第二偏置电压，利用第二电源电压来驱动第二供应节点。

根据本公开的实施例，多个像素信号之间的读出偏差可以被正补偿，从而减轻多个像素信号之间的读出偏差，并且多个像素信号之间的读出偏差可以被负补偿，从而分散由后端电路(例如多个计数器)生成的峰值噪声。

根据本公开的实施例，可以通过补偿在读出多个像素信号时出现的特性的劣化，来提高操作可靠性。

尽管已经关于特定实施例示出和描述了本发明，但是所公开的实施例仅作为示例提供，并且不旨在是限制性的。此外，注意，如本领域技术人员根据本公开将认识到的，本发明可以通过替代、改变和修改，以各种方式来实现。本发明涵盖落入权利要求书范围内的所有这样的变型。

例如，尽管本公开的实施例描述了其中在读出区域中包括多个计数器的局部计数类型的结构，但是本发明不限于此；实施例还可以应用于其中在除读出区域之外的区域中包括一个计数器的全局计数类型的结构。