具体实施方式

本专利文件提供了图像感测装置的实施方式和示例，并且所公开的特征可以被实现为基本上解决由于各种图像感测装置的局限和缺点而引起的一个或更多个问题。所公开技术的一些实施方式提出了能够增大浮置扩散区域的电容并且对像素区域的影响更小的图像感测装置的设计。

图1是示出基于所公开技术的一些实施方式的图像感测装置的示例的框图。

参照图1，图像感测装置可以包括像素阵列100、相关双采样器(CDS)200、模数转换器(ADC)300、缓冲器400、行驱动器500、定时发生器600、控制寄存器700(controlregister)和斜坡信号发生器800。仅通过示例的方式来讨论图1所示的图像感测装置100的组件，并且本专利文件包含许多其他改变、替换、变化、变更和修改。

像素阵列100可以包括以行和列布置的多个单位图像感测像素PX(下文中称为“单位像素(unit pixel)”)。在一个示例中，多个单位像素可以被布置成包括行和列的二维像素阵列。在另一示例中，多个单位像素可以被布置成三维像素阵列。每个单位像素PX可以通过将光转换成电流来生成与入射光相对应的像素信号。像素阵列100可以从行驱动器500接收包括行选择信号、像素复位信号和传输信号的驱动信号。在接收到驱动信号之后，像素阵列100中的相应单位像素可以被激活以执行与行选择信号、像素复位信号和传输信号相对应的操作。像素阵列100可以通过列线将像素信号输出到相关双采样器(CDS)200。每个单位像素PX可以包括：光电转换元件，其被构造为通过转换入射光来生成光电荷；浮置扩散区域，其被构造为临时存储由光电转换元件生成的光电荷；以及转移晶体管，其被构造为基于传输信号将由光电转换元件生成的光电荷传输到浮置扩散区域。单位像素PX可以通过器件隔离区域彼此隔离。在这种情况下，器件隔离区域可以包括双转换增益(dual conversiongain，DCG)电容器以调节浮置扩散区域的电容。DCG电容器的详细说明将在以后给出。

如上所述，每个单位像素PX可以将像素信号输出到相关双采样器(CDS)200。CMOS图像传感器可以使用相关双采样(CDS)，从而通过对像素信号采样两次以去除这两次采样之间的差来去除不想要的像素偏移值。在一个示例中，相关双采样(CDS)可以通过比较在光信号入射到像素上之前和之后获得的像素输出电压来去除不想要的像素偏移值，从而可以仅测量基于入射光的像素输出电压。在所公开技术的一些实施方式中，相关双采样器(CDS)200可以依次采样并保持从像素阵列100被提供给多条列线中的每一条的参考信号和图像信号的电压电平。例如，相关双采样器(CDS)200可以响应于从定时发生器600接收的时钟信号来执行对所接收到的像素信号的电压电平和参考电压电平的采样，并且可以将与所接收的像素信号的电压电平和参考电压电平之间的差相对应的模拟信号发送到模数转换器(ADC)300。

模数转换器(ADC)300可以用于将模拟CDS信号转换为数字信号。在一些实施方式中，ADC 300可以被实现为斜坡比较型ADC。斜坡比较型ADC可以包括比较器电路和计时器，比较器电路用于将模拟像素信号与诸如斜坡上升或斜坡下降的斜坡信号的参考信号进行比较，并且计时器进行计数直到斜坡信号的电压与模拟像素信号匹配为止。在所公开技术的一些实施方式中，ADC 300可以将由CDS 200针对每个列生成的相关双采样信号转换为数字信号，并且输出数字信号。ADC 300可以基于针对每个列的相关双采样信号和从斜坡信号发生器800接收的斜坡信号来执行计数操作和计算操作。以这种方式，当生成数字图像数据时，ADC 300可以消除或减少由成像像素引起的诸如复位噪声的噪声。

ADC 300可以包括多个列计数器(column counter)。像素阵列100的每一列联接到列计数器，并且可以通过使用列计数器将从每列接收的相关双采样信号转换成数字信号来生成图像数据。在所公开技术的另一实施方式中，ADC 300可以包括全局计数器，以使用从全局计数器提供的全局码将与各个列相对应的相关双采样信号转换为数字信号。

缓冲器400可以临时保持或锁存从模数转换器(ADC)300接收的每个数字信号，可以感测或检测并放大每个数字信号，并且可以输出每个经放大的数字信号。因此，缓冲器400可以包括存储器(未示出)和感测放大器(未示出)。存储器可以存储计数值，并且计数值可以与多个单位像素PX的输出信号相关联。感测放大器可以感测和放大从存储器接收的每个计数值。

响应于定时发生器600的输出信号，行驱动器500可以用于驱动像素阵列100。在一些实施方式中，行驱动器500可以选择布置在像素阵列100的一个或更多个行中的一个或更多个成像像素。行驱动器500可以生成行选择信号以在多个行当中选择一个或更多个行。行解码器500可以依次启用(enable)用于将与至少一个所选行相对应的成像像素复位的像素复位信号，以及针对与所述至少一个所选行相对应的像素的传输信号。

定时发生器600可以生成定时信号以控制行驱动器500、相关双采样器(CDS)200、模数转换器(ADC)300和斜坡信号发生器800。

控制寄存器700可以生成控制信号以控制斜坡信号发生器800、定时发生器600和缓冲器400。

斜坡信号发生器800可以响应于控制寄存器700的控制信号和从定时发生器600接收的定时信号来生成斜坡信号，并且可以将斜坡信号输出到模数转换器(ADC)300。

图2是示出基于所公开技术的一些实施方式的双转换增益(DCG)电容器的平面布置的示例的平面图。图3A是示出沿着图2所示的线A-A’截取的图像感测装置的示例的截面图。图3B是示出沿着图2所示的线B-B’截取的图像感测装置的示例的截面图。

参照图2、图3A和图3B，像素阵列100可以包括在X轴方向和Y轴方向上连续布置的多个单位像素PX1-PX4。单位像素PX1-PX4中每一个可以包括光电转换元件(PD)120和浮置扩散区域FD，光电转换元件(PD)120用于通过对入射光的光电转换来生成光电荷，并且浮置扩散区域FD保持或临时存储由光电转换元件(PD)120生成的光电荷。

光电转换元件120可以设置在单位像素PX1-PX4中的每一个的基板110中。浮置扩散区域FD可以在基板110中形成在光电转换元件120的上部处。例如，基板110可以包括光入射在其上的第一表面以及与第一表面相对或相背的第二表面。光电转换元件120可以形成在基板110中以与第一表面相邻。浮置扩散区域FD可以形成在基板110的上部中以与基板110的第二表面接触。另外，用于通过列线输出由单位像素PX1-PX4生成的电信号的像素晶体管可以形成在基板110的第二表面上。

单位像素PX1-PX4可以通过器件隔离区域130与相邻的单位像素物理隔离。器件隔离区域130可以包括通过利用电绝缘材料填充沟槽而形成的隔离结构。在一示例中，器件隔离区域130可以被形成为深沟槽隔离(DTI)结构。在这种情况下，可以通过将基板蚀刻至预定深度并利用电绝缘材料填充蚀刻区域来形成隔离结构。具体地，器件隔离区域130可以包括在沟槽中形成的双转换增益(DCG)电容器。在所公开技术的一些实施方式中，器件隔离区域130可以包括多层结构，该多层结构包括一个或更多个导电层和一个或更多个电绝缘材料层。在一些实施方式中，器件隔离区域130可以包括第一导电层(例如，134)，与第一导电层间隔开的第二导电层(例如，138)以及设置在第一导电层和第二导电层之间的第一绝缘层(例如，136)。例如，器件隔离区域130可以包括绝缘层132，形成在绝缘层132上的第一导电层134，形成在第一导电层134上的绝缘层136，以及形成在绝缘层136上的第二导电层138。在这种情况下，双转换增益(DCG)电容器可以包括第一导电层134、绝缘层136和第二导电层138。绝缘层132可以用作场效应钝化(field effect passivation，FEP)层以防止场效应。绝缘层132和136中的每一个可以包括氧化硅(SiO₂)、氧化铝(Al₂O₃)和氧化铪(HfO)中的至少一者。第一导电层134和第二导电层138中的每一个可以包括钛(Ti)、钴(Co)、铜(Cu)、铝(Al)和多晶硅中的至少一者。

各个第一导电层134可以彼此分离和隔离。在一些实施方式中，每个第一导电层134以一对一的方式与单位像素PX1-PX4中的每一个相对应。也就是说，在一些实施方式中，在第一导电层134和单位像素PX1-PX4之间存在一一对应的关系。每个第一导电层134可以形成在相应单位像素PX1、PX2、PX3或PX4的侧表面或横向表面(lateral surface)中的一些上，并且可以与对应于另一相邻单位像素的第一导电层电隔离。例如，如图2所示，每个第一导电层134可以仅在相应单位像素PX1、PX2、PX3或PX4的四个侧表面或横向表面当中的两个侧表面或横向表面(例如，上侧表面和左侧表面)处以“L”形结构形成。另选地，每个第一导电层134可以仅在相应单位像素PX1、PX2、PX3或PX4的上侧表面和右侧表面处以另一“L”形结构形成。每个第一导电层134也可以仅在相应单位像素PX1、PX2、PX3或PX4的下侧表面和左侧表面处以另一“L”形结构形成，或者可以仅在相应单位像素PX1、PX2、PX3或PX4的下侧表面和右侧表面处以另一“L”形结构形成。在这种情况下，第一导电层134的在X轴方向上延伸的区域的长度和第一导电层134的在Y轴方向上延伸的区域的长度可以根据各种实施方式而变化。在一些实施方式中，各个第一导电层134可以彼此分离和隔离。在本专利文件中，第一导电层隔离区域114指示将每个单位像素的第一导电层134彼此电隔离的区域。

第一导电层134可以联接到一个或更多个接触部(contact)142。在本专利文件中，术语“接触部”可以用来表示诸如将下导电层或金属层连接到上导电层或金属层的通孔之类的层之间的通孔或任何形式的互连结构。例如，接触部142可以通过导电互连结构或金属线联接到其上被施加有高于接地电压的电压的DCG电压节点VDCG。

在器件隔离区域130中，第二导电层138可以在除了形成接触部142的区域以外的剩余区域中彼此联接。例如，第二导电层138可以被形成为围绕单位像素PX1-PX4的格子形状，并且包括在由于形成有接触部142的区域的存在而被部分切割的区域处彼此间隔开的多个部分。

第二导电层138可以联接到一个或更多个接触部144。例如，接触部144可以联接到接地节点GND。尽管图2示出了接触部144形成在第二导电层138的每个交点处，但是接触部144的布置和数量可以根据所公开技术的各种实施方式而变化。

双转换增益(DCG)电容器可以通过接触部142或144连接到浮置扩散区域FD。另选地，双转换增益(DCG)电容器可以通过接触部142或144联接到DCG控制晶体管。例如，当DCG控制晶体管导通时，双转换增益(DCG)电容器可以电连接到浮置扩散区域FD。当DCG控制晶体管截止时，双转换增益(DCG)电容器可以与浮置扩散区域FD电断开。

在一些实施方式中，器件隔离区域可以包括第一导电层，与第一导电层间隔开的第二导电层以及设置在第一导电层和第二导电层之间的第一绝缘层。器件隔离区域包括垂直多层结构，该垂直多层结构包括垂直延伸的第一导电层、第一绝缘层和第二导电层。器件隔离区域还可以包括设置在第一导电层和相邻的单位图像感测像素之间的第二绝缘层。

在一些实施方式中，器件隔离区域还可以包括水平多层结构，该水平多层结构包括水平延伸的第一导电层、第一绝缘层和第二导电层。在一些实施方式中，器件隔离区域的水平多层结构通过在各个水平多层结构之间形成的凹入区域而与相邻器件隔离区域的相邻水平多层结构间隔开。

图4A、图5A、图6A、图7A、图8A和图9A是示出基于所公开技术的一些实施方式的用于形成图3A所示的结构的方法的示例的截面图。图4B、图5B、图6B、图7B、图8B和图9B是示出基于所公开的技术的一些实施方式的用于形成图3B所示的结构的方法的示例的截面图。

参照图4A和图4B，在基板110中形成光电转换元件120之后，可以将基板110中的与器件隔离区域130相对应的区域蚀刻到预定深度，从而形成用于器件隔离的沟槽112。

此时，可以通过调节蚀刻深度来形成将在后续工艺中将各个第一导电层彼此隔离的凹入区域(即，第一导电层隔离区域114)。例如，沟槽112的底表面的一部分被蚀刻得比沟槽112的其余底表面更深。

参照图5A和图5B，绝缘层132’和第一导电层134’可以依次形成在沟槽112的内表面上，并且还可以依次形成在要用于形成单位像素的区域(即，单位像素区域)上。

参照图6A和图6B，可以选择性地蚀刻或去除形成在第一导电层隔离区域114中的第一导电层134’。

例如，在将暴露出第一导电层隔离区域114的掩模图案(未示出)形成在第一导电层134’上之后，可以使用该掩模图案作为蚀刻掩模来执行蚀刻工艺。通过上述蚀刻工艺，可以从第一导电层隔离区域114部分蚀刻或去除第一导电层134’，从而形成第一导电层134”。

参照图7A和图7B，绝缘层136’可以形成在第一导电层134”上，并且还可以形成在第一导电层隔离区域114的绝缘层132’上。

随后，可以在绝缘层136’上形成第二导电层138’以填充沟槽112。

参照图8A和图8B，可以选择性地蚀刻或去除形成在单位像素区域的基板110上的绝缘层132’、第一导电层134”、绝缘层136’和第二导电层138’。

例如，可以执行平坦化工艺直到暴露出单位像素区域的基板110为止，从而可以蚀刻或去除形成在单位像素区域中的绝缘层132’、第一导电层134”、绝缘层136’和第二导电层138’。在这种情况下，平坦化工艺可以包括化学机械抛光(CMP)工艺。

随后，在器件隔离区域130中，可以从将用于形成接触部142的区域依次蚀刻第二导电层138’和绝缘层136’，从而形成暴露第一导电层134的接触孔116。

参照图9A和图9B，可以形成联接到第一导电层134的接触部142和联接到第二导电层138的接触部144。

例如，绝缘层140可以形成在单位像素区域和器件隔离区域130上以填充接触孔116。随后，可以蚀刻将要形成接触部142和144的区域的绝缘层140以形成接触孔118a和118b，并且可以利用导电材料填充接触孔118a和118b，从而形成接触部142和144。

图10是示出基于所公开技术的一些其他实施方式的双转换增益(DCG)电容器的示例的图。

参照图10，还可以将双转换增益(DCG)电容器应用于多个单位像素共享仅一个浮置扩散区域FD的结构。

例如，尽管图1所示的像素阵列100包括在X轴方向和Y轴方向上连续布置的多个单位像素PX，但是基于所公开技术的另一实施方式，图10所示的像素阵列100’也可以包括在X轴方向和Y轴方向上连续布置的多个单位像素组PXG。在这种情况下，每个单位像素组PXG可以包括其中单位像素PX1-PX4共享仅一个浮置扩散区域FD的结构。

例如，每个单位像素组PXG可以包括被布置为围绕仅一个浮置扩散区域FD的四个单位像素PX1-PX4。单位像素PX1、PX2、PX3和PX4可以分别包括光电转换元件PD1、PD2、PD3和PD4，并且可以分别包括转移晶体管TX1、TX2、TX3和TX4。光电转换元件PD1-PD4中的每一个可以通过对入射光的光电转换来生成光电荷。转移晶体管TX1-TX4可以基于传输信号将由相应光电转换元件PD1-PD4生成的光电荷转移到浮置扩散区域FD。

单位像素组PXG可以通过器件隔离区域150与相邻的单位像素组物理隔离。器件隔离区域150可以包括沟槽隔离结构，并且还可以包括形成在沟槽中的双转换增益(DCG)电容器。器件隔离区域150可以包括绝缘层152、第一导电层154、绝缘层156和第二导电层158。在这种情况下，图10所示的绝缘层152、第一导电层154、绝缘层156和第二导电层158可以在结构上与图2、图3A和图3B所示的绝缘层132、第一导电层134、绝缘层136和第二导电层138基本相同。

与上述实施方式中描述的器件隔离区域130不同，图10所示的器件隔离区域150可以被配置为将相邻的单位像素组PXG彼此隔离。然而，图10所示的器件隔离区域150可以在内部结构上与器件隔离区域130基本相同。

第一导电层154可以联接到接触部142。例如，接触部142可以通过导电层或金属线联接到DCG电压节点VDCG。第二导电层158可以联接到接触部146。例如，接触部146可以联接到接地节点GND。尽管图10示出了接触部146仅形成在单位像素组PXG的上侧和下侧，但是接触部146的布置和数量可以根据所公开技术的各种实施方式而变化。

从以上描述显而易见的是，基于所公开技术的一些实施方式的图像感测装置可以通过在器件隔离区域中形成金属-绝缘体-金属多层来增大浮置扩散区域FD的电容同时对像素区域的影响更小。

尽管已经描述了许多说明性的实施方式，但是应该理解，可以基于本专利文件中描述和/或说明的内容来设计所公开的实施方式的变型和修改以及其它实施方式。

相关申请的交叉引用

本专利文件要求于2020年6月4日提交的韩国专利申请第10-2020-0067540号的优先权和权益，其全部内容通过引用合并于此，作为本专利文件的公开内容的一部分。