像素电路及显示面板
阅读说明：本技术 像素电路及显示面板 (Pixel circuit and display panel ) 是由 刘全胜 于 2021-07-30 设计创作，主要内容包括：本申请公开了一种像素电路及显示面板,该像素电路包括驱动单元、灰阶切换单元、存储单元以及写入单元,通过在像素电路的写入阶段中,写入单元、灰阶切换单元同时处于导通状态,可以充电数据信号至存储单元及驱动单元的控制端,进而在像素电路的发光阶段中,灰阶切换单元至少导通一次,可以对像素电路的一帧发光时间进行至少一个调整,实现了像素电路的多个不同灰阶显示,进而提高了像素电路的灰阶数。(The application discloses pixel circuit and display panel, this pixel circuit includes drive unit, grey scale switching unit, memory cell and write in unit, through in the write in stage of pixel circuit, write in unit, grey scale switching unit is in the on-state simultaneously, can charge data signal to memory cell and drive unit's control end, and then in the luminescent phase of pixel circuit, grey scale switching unit switches on once at least, can carry out at least one adjustment to a frame luminous time of pixel circuit, a plurality of different grey scale that have realized pixel circuit show, and then improved pixel circuit's grey order.)
技术领域
本申请涉及显示技术领域，具体涉及一种像素电路及显示面板。
背景技术
像素驱动电路根据驱动信号的方式不同，可以分为脉冲幅值调控(PAM，PulseAmplitude Modulation)驱动即根据电压讯号的幅值直接调控发光器件的发光亮度，和脉冲宽度调控驱动(PWM，Pulse Width Modulation)即根据电压讯号的时序控制发光器件的发光时间从而控制发光亮度。因为发光器件在低电压驱动下均匀性较差，于是PAM驱动方式在低灰阶会有mura产生；PWM驱动方式则不会，因为其工作电流一直比较恒定。因此，PWM驱动方式的低灰阶显示效果会优于PAM驱动方式。
同时，像素驱动电路大多面临着一个主要的问题，即驱动晶体管的阈值电压漂移问题，解决方法一般是先探测驱动晶体管的阈值电压漂移量，然后再将驱动晶体管的阈值电压漂移量通过改变电压的方式补偿回来。像素驱动电路包括外部补偿型像素驱动电路和内部补偿型像素驱动电路。其中，外部补偿型像素驱动电路是通过外部芯片去探测驱动晶体管的阈值电压漂移量，然后通过外部芯片的计算后，反馈给外部驱动电路进而改变数据信号的电压值实现的外部补偿；而内部补偿型像素驱动电路是通过其内部电路自动侦测驱动晶体管的阈值电压漂移量，然后再通过其内部电路自动补偿。因此，内部补偿型像素驱动电路在不需要外部芯片的情况下，其成本比外部补偿型像素驱动电路更优。
但是，传统技术方案中内部补偿型像素驱动电路采用脉冲宽度调控这样的驱动方式，难以实现更多的灰阶，原因在于：内部补偿型像素驱动电路的复位阶段、写入侦测阶段涉及存储电容的充电和驱动晶体管的电流充电饱和，所以需要一定的时间，这个时间的经验值约为100us，即写入侦测阶段就占用了100us的时间，如果采用脉冲宽度调控的数据信号，那么数据信号的每个脉冲在写入侦测阶段均要占用100us，这会大大浪费显示时间，进而不能实现更多的灰阶显示。例如，显示面板的刷新频率为240Hz，像素行数为10行，那么每个像素的一帧时间约为416us，除以每次灰阶切换所需的100us，则416us的时间最多只能切出4个灰阶(2bits)，这样完全不能够满足使用需求。
需要注意的是，上述关于
背景技术
的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术
中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。
发明内容
本申请提供一种像素电路及显示面板，以缓解脉冲宽度调控的内部补偿型像素电路的灰阶数较低的技术问题。
第一方面，本申请提供一种像素电路，其包括驱动单元、灰阶切换单元、存储单元以及写入单元，灰阶切换单元的输出端与驱动单元的控制端电性连接，灰阶切换单元的控制端接入第一控制信号；存储单元的一端与灰阶切换单元的输入端电性连接；与存储单元的一端电性连接以写入数据信号；其中，在像素电路的写入阶段中，写入单元、灰阶切换单元同时处于导通状态；且在像素电路的发光阶段中，灰阶切换单元至少导通一次。
在其中一些实施方式中，像素电路还包括第一发光控制单元、第二发光控制单元以及发光单元，第一发光控制单元的输入端接入恒压高电位信号，第一发光控制单元的控制端接入第一发光控制信号，第一发光控制单元的输出端与驱动单元的输入端电性连接；第二发光控制单元的输入端与驱动单元的输出端电性连接，第二发光控制单元的控制端接入第二发光控制信号；发光单元的输入端与第二发光控制单元的输出端电性连接，发光单元的输出端接入恒压低电位信号。
在其中一些实施方式中，像素电路还包括第一连接单元，第一连接单元的输出端与存储单元的一端电性连接，第一连接单元的输入端与驱动单元的输入端/输出端中的一个电性连接，第一连接单元的控制端接入第二控制信号。
在其中一些实施方式中，像素电路还包括第二连接单元，第二连接单元的输出端与存储单元的一端电性连接，第二连接单元的输入端接入恒压高电位信号，第一连接单元的控制端接入第三控制信号。
在其中一些实施方式中，像素电路还包括复位单元，复位单元的输入端接入初始化信号，复位单元的控制端接入第二控制信号，复位单元的输出端与第二发光控制单元的输出端和存储单元的另一端电性连接。
第二方面，本申请提供一种像素电路，其包括驱动晶体管、灰阶切换晶体管、存储电容以及写入晶体管，灰阶切换晶体管的源极、漏极中的一个与驱动晶体管的栅极电性连接，灰阶切换晶体管的栅极接入第一控制信号；存储电容的一端与灰阶切换晶体管的源极、漏极中的另一个电性连接；写入晶体管与存储电容的一端电性连接以写入数据信号；其中，在像素电路的写入阶段中，第一控制信号的脉冲与数据信号的脉冲位于同一时间段；且在像素电路的发光阶段中，第一控制信号至少具有一个脉冲。
在其中一些实施方式中，像素电路还包括第一发光控制晶体管、第二发光控制晶体管以及发光器件，第一发光控制晶体管的源极、漏极中的一个接入恒压高电位信号，第一发光控制晶体管的栅极接入第一发光控制信号，第一发光控制晶体管的源极、漏极中的另一个与驱动晶体管的源极、漏极中的一个电性连接；第二发光控制晶体管的源极、漏极中的一个与驱动晶体管的源极、漏极中的另一个电性连接，第二发光控制晶体管的栅极接入第二发光控制信号；发光器件的阳极与第二发光控制晶体管的源极、漏极中的另一个电性连接，发光器件的阴极接入恒压低电位信号。
在其中一些实施方式中，像素电路还包括第一连接晶体管，第一连接晶体管的源极、漏极中的一个与存储电容的一端电性连接，第一连接晶体管的源极、漏极中的另一个与驱动晶体管的源极、漏极中的一个电性连接，第一连接晶体管的栅极接入第二控制信号。
在其中一些实施方式中，像素电路还包括第二连接晶体管和复位晶体管，第二连接晶体管的源极、漏极中的一个与存储电容的一端电性连接，第二连接晶体管的源极、漏极中的另一个接入恒压高电位信号，第二连接晶体管的栅极接入第三控制信号；复位晶体管的源极、漏极中的一个接入初始化信号，复位晶体管的栅极接入第二控制信号，复位晶体管的源极、漏极中的另一个与第二发光控制晶体管的源极、漏极中的另一个和存储电容的另一端电性连接。
第三方面，本申请提供一种显示面板，其包括上述任一实施方式中的像素电路。
本申请提供的像素电路及显示面板，通过在像素电路的写入阶段中，写入单元、灰阶切换单元同时处于导通状态，可以充电数据信号至存储单元及驱动单元的控制端，进而在像素电路的发光阶段中，灰阶切换单元至少导通一次，可以对像素电路的一帧发光时间进行至少一个调整，实现了像素电路的多个不同灰阶显示，进而提高了像素电路的灰阶数。
附图说明
下面结合附图，通过对本申请的
具体实施方式
详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的像素电路的结构示意图。
图2为本申请实施例提供的像素电路的时序示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1至图2，如图1所示，本实施例提供了一种像素电路，其包括驱动单元10、灰阶切换单元20、存储单元30以及写入单元40，灰阶切换单元20的输出端与驱动单元10的控制端电性连接，灰阶切换单元20的控制端接入第一控制信号SCAN-PWM；存储单元30的一端与灰阶切换单元20的输入端电性连接；与存储单元30的一端电性连接以写入数据信号DATA；其中，在像素电路的写入阶段T2中，写入单元40、灰阶切换单元20同时处于导通状态；且在像素电路的发光阶段T3中，灰阶切换单元20至少导通一次。
本实施例提供的像素电路，通过在像素电路的写入阶段T2中，写入单元40、灰阶切换单元20同时处于导通状态，可以充电数据信号DATA至存储单元30及驱动单元10的控制端，进而在像素电路的发光阶段T3中，灰阶切换单元20至少导通一次，可以对像素电路的一帧发光时间进行至少一个调整，实现了像素电路的多个不同灰阶显示，进而提高了像素电路的灰阶数。
在其中一个实施例中，驱动单元10可以包括驱动晶体管T2。
在其中一个实施例中，灰阶切换单元20可以包括灰阶切换晶体管T7。
在其中一个实施例中，存储单元30可以包括存储电容Cst。
在其中一个实施例中，写入单元40可以包括写入晶体管T4。
在其中一个实施例中，本实施例提供一种像素电路，其包括驱动晶体管T2、灰阶切换晶体管T7、存储电容Cst以及写入晶体管T4，灰阶切换晶体管T7的源极、漏极中的一个与驱动晶体管T2的栅极电性连接，灰阶切换晶体管T7的栅极接入第一控制信号SCAN-PWM；存储电容Cst的一端与灰阶切换晶体管T7的源极、漏极中的另一个电性连接；写入晶体管T4与存储电容Cst的一端电性连接以写入数据信号DATA；其中，在像素电路的写入阶段T2中，第一控制信号SCAN-PWM的脉冲与数据信号DATA的脉冲位于同一时间段；且在像素电路的发光阶段T3中，第一控制信号SCAN-PWM至少具有一个脉冲。
本实施例提供的像素电路，通过在像素电路的写入阶段T2中，第一控制信号SCAN-PWM的脉冲与数据信号DATA的脉冲位于同一时间段，可以充电数据信号DATA至存储电容Cst及驱动晶体管T2的栅极，进而在像素电路的发光阶段T3中，第一控制信号SCAN-PWM至少具有一个脉冲，灰阶切换晶体管T7至少可以导通一次，可以对像素电路的一帧发光时间进行至少一个调整，实现了像素电路的多个不同灰阶显示，进而提高了像素电路的灰阶数。
在其中一个实施例中，写入晶体管T4的源极、漏极中的一个接入数据信号DATA，写入晶体管T4的源极、漏极中的另一个与驱动晶体管T2的源极、漏极中的另一个电性连接，写入晶体管T4的栅极接入第四控制信号SCAN1。
在其中一个实施例中，像素电路还包括第一发光控制单元50、第二发光控制单元60以及发光单元100，第一发光控制单元50的输入端接入恒压高电位信号VDD，第一发光控制单元50的控制端接入第一发光控制信号EM1，第一发光控制单元50的输出端与驱动单元10的输入端电性连接；第二发光控制单元60的输入端与驱动单元10的输出端电性连接，第二发光控制单元60的控制端接入第二发光控制信号EM2；发光单元100的输入端与第二发光控制单元60的输出端电性连接，发光单元100的输出端接入恒压低电位信号VSS。
在其中一个实施例中，第一发光控制单元50可以包括第一发光控制晶体管T1。
在其中一个实施例中，第二发光控制单元60可以包括第二发光控制晶体管T3。
在其中一个实施例中，发光单元100可以包括发光器件D1。
在其中一个实施例中，像素电路还包括第一发光控制晶体管T1、第二发光控制晶体管T3以及发光器件D1，第一发光控制晶体管T1的源极、漏极中的一个接入恒压高电位信号VDD，第一发光控制晶体管T1的栅极接入第一发光控制信号EM1，第一发光控制晶体管T1的源极、漏极中的另一个与驱动晶体管T2的源极、漏极中的一个电性连接；第二发光控制晶体管T3的源极、漏极中的一个与驱动晶体管T2的源极、漏极中的另一个电性连接，第二发光控制晶体管T3的栅极接入第二发光控制信号EM2；发光器件D1的阳极与第二发光控制晶体管T3的源极、漏极中的另一个电性连接，发光器件D1的阴极接入恒压低电位信号VSS。
在其中一个实施例中，发光器件D1可以但不限于为OLED，也可以为Micro-LED，还可以为Mini-LED。
在其中一个实施例中，像素电路还包括第一连接单元70，第一连接单元70的输出端与存储单元30的一端电性连接，第一连接单元70的输入端与驱动单元10的输入端/输出端中的一个电性连接，第一连接单元70的控制端接入第二控制信号SCAN2。
在其中一个实施例中，第一连接单元70可以包括第一连接晶体管T5。
在其中一个实施例中，像素电路还包括第一连接晶体管T5，第一连接晶体管T5的源极、漏极中的一个与存储电容Cst的一端电性连接，第一连接晶体管T5的源极、漏极中的另一个与驱动晶体管T2的源极、漏极中的一个电性连接，第一连接晶体管T5的栅极接入第二控制信号SCAN2。
在其中一个实施例中，第二连接单元80可以包括第二连接晶体管T8。
在其中一个实施例中，像素电路还包括第二连接单元80，第二连接单元80的输出端与存储单元30的一端电性连接，第二连接单元80的输入端接入恒压高电位信号VDD，第二连接单元80的控制端接入第三控制信号SCAN1(N-2)。
在其中一个实施例中，复位单元90可以包括复位晶体管T6。
在其中一个实施例中，像素电路还包括复位单元90，复位单元90的输入端接入初始化信号VI，复位单元90的控制端接入第二控制信号SCAN2，复位单元90的输出端与第二发光控制单元60的输出端和存储单元30的另一端电性连接。
在其中一个实施例中，像素电路还包括第二连接晶体管T8和复位晶体管T6，第二连接晶体管T8的源极、漏极中的一个与存储电容Cst的一端电性连接，第二连接晶体管T8的源极、漏极中的另一个接入恒压高电位信号VDD，第一连接晶体管T5的栅极接入第三控制信号SCAN1(N-2)；复位晶体管T6的源极、漏极中的一个接入初始化信号VI，复位晶体管T6的栅极接入第二控制信号SCAN2，复位晶体管T6的源极、漏极中的另一个与第二发光控制晶体管T3的源极、漏极中的另一个和存储电容Cst的另一端电性连接。
在其中一个实施例中，上述实施例中的各晶体管可以但不限于为N沟道型薄膜晶体管，可以理解的是，其也可以为P沟道型薄膜晶体管。
如图2所示，上述实施例中的像素电路的工作阶段可以包括：
复位阶段T1：第一发光控制信号EM1、第二控制信号SCAN2为高电位，第一发光控制晶体管T1、第一连接晶体管T5以及复位晶体管T6均导通，复位存储电容Cst的一端电压至恒压高电位信号VDD的电位，以及存储电容Cst的另一端电压、发光器件D1的阳极至初始化信号VI的电位。
写入阶段T2：第一控制信号SCAN-PWM、第二控制信号SCAN2以及第四控制信号SCAN1均为高电位，数据信号DATA依次经过写入晶体管T4、驱动晶体管T2、第一连接晶体管T5写入至存储电容Cst，以及通过灰阶切换晶体管T7写入至驱动晶体管T2的栅极。
发光阶段T3：第一发光控制信号EM1、第二发光控制信号EM2均为高电位，第一发光控制晶体管T1、第二发光控制晶体管T3均导通，此时，第一控制信号SCAN-PWM可以通过多个脉冲割裂该发光阶段T3为多个发光子阶段，例如，发光子阶段T31、发光子阶段T32、发光子阶段T33，在发光阶段T3中，第一控制信号SCAN-PWM的一个脉冲可以对应一个发光子阶段，可以理解的是，通过调控第一控制信号SCAN-PWM的脉冲宽度，可以对应调整像素电路的发光亮度，随着第一控制信号SCAN-PWM的脉冲数量的增加，像素电路可以对应具有多个不同的发光亮度，进而增加了像素电路的灰阶数。
需要进行说明的是，在像素电路的写入阶段T2中，第一控制信号SCAN-PWM的脉冲宽度可以与数据信号DATA的脉冲宽度至少部分一致。在像素电路的发光阶段T3中，第一控制信号SCAN-PWM的脉冲宽度可以但不限于为与数据信号DATA的脉冲宽度一致，也可以是其他的脉冲宽度，也可以根据实际显示灰阶的需要进行设置。
在其中一个实施例中，本实施例提供一种显示面板，其包括上述任一实施例中的像素电路。
本实施例提供的显示面板，通过在像素电路的写入阶段T2中，写入单元40、灰阶切换单元20同时处于导通状态，可以充电数据信号DATA至存储电容Cst及驱动单元10的控制端，进而在像素电路的发光阶段T3中，灰阶切换单元20至少导通一次，可以对像素电路的一帧发光时间进行至少一个调整，实现了像素电路的多个不同灰阶显示，进而提高了像素电路的灰阶数。
或者本实施例提供的像素电路，通过在像素电路的写入阶段T2中，第一控制信号SCAN-PWM的脉冲与数据信号DATA的脉冲位于同一时间段，可以充电数据信号DATA至存储电容Cst及驱动晶体管T2的栅极，进而在像素电路的发光阶段T3中，第一控制信号SCAN-PWM至少具有一个脉冲，灰阶切换晶体管T7至少可以导通一次，可以对像素电路的一帧发光时间进行至少一个调整，实现了像素电路的多个不同灰阶显示，进而提高了像素电路的灰阶数。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：发光器件驱动电路、背光模组以及显示面板