具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特有的意义。因此，“模块”、“部件”或“单元”可以混合地使用。

实施例一

如图1所示，本实施例提供了一种功放发射机，包括

第一输入端，用于输入第一基带信号；

第二输入端，用于输入第二基带信号；

Outphasing信号分离电路100，用于连接第一输入端以对第一基带信号进行信号分离处理，并输出异相的第一路Outphasing分离信号和第二路Outphasing分离信号；

Doherty信号分离电路200，用于连接第二输入端以对第二基带信号进行信号分离处理，并输出第一路Doherty分离信号和基于Doherty时域调整的第二路Doherty分离信号；

第一加法器300，用于将第一路Outphasing分离信号和第一路Doherty分离信号相加；

第二加法器400，用于将第二路Outphasing分离信号和第二路Doherty分离信号相加；和

功率放大电路500，用于在第一基带信号的频段上支持Outphasing工作模式，在第二基带信号的频段上支持Doherty工作模式，功率放大电路500连接第一加法器300和第二加法器400的输出端，以对第一加法器300和第二加法器400输出的信号进行功率放大。

本实施例中以第一基带信号为Band1、第二基带信号为Band2为例进行说明，其中第一基带信号Band1的频段和第二基带信号Band2的频段互不相同，因此本实施例的功放发射机为双频双输入放大电路，并且能够在Band1的频段上支持Outphasing工作模式，在Band2频段上支持Doherty工作模式，因此第一基带信号Band1和第二基带信号Band2在功率放大电路500中分别以Outphasing工作模式和Doherty工作模式进行放大后合路输出。

基于此，为功率放大电路500设置相匹配的Outphasing信号分离电路100和Doherty信号分离电路200，其中Outphasing信号分离电路100内存储有对应Band1的异相信息，第一基带信号Band1在Outphasing信号分离电路100内通过相角变换后输出异相的第一路Outphasing分离信号和第二路Outphasing分离信号，Doherty信号分离电路200同样分成两路输出，一路直接输出为第一路Doherty分离信号，另一路经过基于Doherty时域调整后输出第二路Doherty分离信号，通过第一加法器300将第一路Outphasing分离信号和第一路Doherty分离信号相加，通过第二加法器400将第二路Outphasing分离信号和第二路Doherty分离信号相加，分别得到功率放大电路500的两路输入。由于功率放大电路500的两路输入工作于不同的工作模式，因此无需在不同频点上满足同一种阻抗趋势，而是有两种不同的功放工作模式对应的阻抗趋势可选，简化了电路结构，同时降低了电路设计难度和电路调试的复杂度。

可以理解的是，双频并发输入的第一基带信号Band1和第二基带信号Band2是在数字端进行分频的，例如FPGA器件中，基于功率放大电路500支持的Outphasing工作模式和Doherty工作模式将输入频率划分成两个频段，利用Outphasing与双输入Doherty高效率特性来改善传统单输入Doherty的功放性能。

参照图2，为实现双输入的合路输出，功率放大电路500包括第三加法器510、第一放大器PA1和第二放大器PA2，第一放大器PA1的输入端连接第一加法器300的输出端，第二放大器PA2的输入端连接第二加法器400的输出端，第一放大器PA1和第二放大器PA2的输出端连接第三加法器510的输入端。功率放大电路500为双输入的双频段功率放大器，内置单输入单输出的第一放大器PA1和第二放大器PA2，并通过第三加法器510将第一放大器PA1和第二放大器PA2的两路输出相加，从而实现对双频并发输入信号进行功率放大。

为提高功率放大电路500的效率，减少功率放大电路500在其非线性区运行时产生的失真，本实施例采用数字预失真对第一基带信号Band1和第二基带信号Band2进行线性化处理，具体地，功放发射机还包括：

第一数字预失真单元DPD1，用于连接第一输入端以对第一基带信号Band1进行数字预失真处理后输入到Outphasing信号分离电路100；

第二数字预失真单元DPD2，用于连接第二输入端以对第二基带信号Band2进行数字预失真处理后输入到Doherty信号分离电路200；

第一数模转换单元DAC1，第一加法器300的输出端通过第一数模转换单元DAC1连接到功率放大电路500；和

第二数模转换单元DAC2，第二加法器400的输出端通过第二数模转换单元DAC2连接到功率放大电路500。

基于数字预失真技术对基带信号进行数字化处理，并在输出端进行数字-模拟信号的转换以适应功率放大电路500的工作方式，从而提高整个系统架构的线性度，提高功率放大电路500的效率。

为降低第二基带信号Band2对第一基带信号Band1线性的影响，第一数字预失真单元DPD1在对第一基带信号Band1进行数字预失真处理的基础上，引入第二基带信号Band2作为输入，同理，第二数字预失真单元DPD2在对第二基带信号Band2进行数字预失真处理的基础上，引入第一基带信号Band1作为输入，降低第一基带信号Band1对第二基带信号Band2线性的影响，可以理解的是，在本实施例中，第一数字预失真单元DPD1的输出为第一基带信号Band1预失真处理后的信号，第二数字预失真单元DPD2的输出为第二基带信号Band2预失真处理后的信号。显然，针对第一基带信号Band1和第二基带信号Band2两个频段，第一数字预失真单元DPD1和第二数字预失真单元DPD2均为双频DPD，其输出为单路输出。

在一实施方式中，为了实现Outphasing信号分离电路100的两路异相，需要在Outphasing信号分离电路100中设置存储有异相信息的查找表，具体地，Outphasing信号分离电路100包括：

第一取模单元130，用于连接第一输入端并对第一基带信号Band1进行取模处理；

第二取模单元140，用于连接第二输入端并对第二基带信号Band2进行取模处理；

第一查找表单元，存储有第一异相信息，第一查找表单元用于连接第一取模单元130和第二取模单元140，并根据第一异相信息、第一基带信号Band1的模值和第二基带信号Band2的模值输出第一Outphasing相角；

第二查找表单元，存储有第二异相信息，第二查找表单元用于连接第一取模单元130和第二取模单元140，并根据第二异相信息、第一基带信号Band1的模值和第二基带信号Band2的模值输出第二Outphasing相角；

第一乘法器110，用于连接第一输入端和第一查找表单元的输出端，将第一基带信号Band1与第一Outphasing相角所代表的相位信息相乘后输出第一路Outphasing分离信号；和

第二乘法器120，用于连接第一输入端和第二查找表单元的输出端，将第一基带信号Band1与第二Outphasing相角所代表的相位信息相乘后输出第二路Outphasing分离信号。

通过第一取模单元130和第二取模单元140分别对第一基带信号Band1和第二基带信号Band2进行求模，得出两个基带信号的模值，该模值的意义在于量化两个并发的基带信号之间对功率放大电路500架构效率的影响；由于Band2的Doherty工作模式会对Band1上的Outphasing异相角产生影响，因此将两个基带信号的模值分别输入到第一查找表单元和第二查找表单元，第一查找表单元和第二查找表单元的输出为基带信号每一个功率幅度下对应的Outphasing相角，该角度代表了功率放大电路500的高效率状态，根据查找表所包含的异相信息，可以对应第一基带信号Band1和第二基带信号Band2来调整功率放大器的运行方式，从而提高功率放大器的效率；可以理解的是，由于分别输入到两个查找表单元中的模值为两个，因此第一查找表单元和第二查找表单元内存储的查找表是二维的，即2D-LUT。

在一实施方式中，Outphasing信号分离电路100还包括第一数字上变频单元DUC1和第二数字上变频单元DUC2，第一乘法器110、第一数字上变频单元DUC1和第一加法器300依次连接，第二乘法器120、第二数字上变频单元DUC2和第二加法器400依次连接。通过数字上变频技术将第一路Outphasing分离信号和第二路Outphasing分离信号调制到中高频，可以降低设计难度，且可降低基带数据的数据量和传输速度，便于后续处理。

在一实施方式中，为实现Doherty分离信号的调整，Doherty信号分离电路200还包括信号调整单元，信号调整单元用于对第二基带信号进行增益、相位和波形中的一个或多个调整，第二基带信号经过信号调整单元处理后得到第二路Doherty分离信号。信号调整单元的作用是抵消传统Doherty电路的劣势，通常来说，传统的Doherty电路中辅助功放偏置在C类，当偏置状态一旦确定，辅助功放的开启位置就确定了，导致辅助功放的效率衰退，达不到理想状态，通过信号调整单元可以对增益、相位和波形中的一个或多个调整，改善Doherty的工作效率，其理论依据在于，通过数字端控制来达到灵活配置双输入Doherty功放中辅路功率放大器的开启位置、功率分配比和相位调整等策略来提升Doherty功放的效率与线性度，弥补传统单输入型Doherty功放的不理想特性；例如，对信号的增益进行调整，通过不均衡功分将更多的功率注入到辅助功放，一方面控制辅助功放的开启位置，另一方面控制辅助功放的功率分配比，从而在保持线性性能基础上最大化Doherty功放效率；又如，对信号进行相位调整，通过调整两路的相位使相位匹配度更高；还可以通过其他方式对进行调整，在此不一一举例。

同样地，通过数字上变频技术可以使Doherty信号分离电路200设计更加简单，还包括第三数字上变频单元DUC3和第四数字上变频单元DUC4，第二基带信号Band2经过第三数字上变频单元DUC3处理后输入到第一加法器300，第二基带信号Band2经过信号调整单元处理和第四数字上变频单元DUC4处理后输入到第二加法器400。

可以理解的是，功率放大电路500针对哪一频段支持Outphasing工作模式和针对哪一频段支持Doherty工作模式并没有限制，考虑到电路设计中其他元器件的工作性能和工作参数，以及混合后射频输出的效率大小，可以选择不同的频段作为Band1信号和Band2信号。

基于双输入的功率放大电路500，匹配设置Outphasing信号分离电路100和Doherty信号分离电路200，简化了电路结构，第一基带信号Band1和第二基带信号Band2通过两种不同工作模式的信号分离电路后混频输出，无需考虑在不同频点上满足同一种阻抗趋势，而是有两种不同的功放工作模式对应的阻抗趋势可选，降低功放发射机的设计难度。

实施例二，

如图3和图4所示，本实施例提供了一种功放发射机，包括

第一输入端，用于输入第一基带信号，其中第一基带信号包括多个频段互不相同的第一子基带信号；

第二输入端，用于输入第二基带信号，其中第二基带信号包括多个频段互不相同的第二子基带信号；

Outphasing信号分离电路100，用于连接第一输入端以对第一基带信号进行信号分离处理，并输出异相的第一路Outphasing分离信号和第二路Outphasing分离信号，Outphasing信号分离电路100的数量与第一子基带信号的数量相同；

Doherty信号分离电路200，用于连接第二输入端以对第二基带信号进行信号分离处理，并输出第一路Doherty分离信号和基于Doherty时域调整的第二路Doherty分离信号，Doherty信号分离电路200的数量与第二子基带信号的数量相同；

第一加法器300，用于将第一路Outphasing分离信号和第一路Doherty分离信号相加；

第二加法器400，用于将第二路Outphasing分离信号和第二路Doherty分离信号相加；和

功率放大电路500，用于在第一基带信号的频段上支持Outphasing工作模式，在第二基带信号的频段上支持Doherty工作模式，功率放大电路500连接第一加法器300和第二加法器400的输出端，以对第一加法器300和第二加法器400输出的信号进行功率放大。

本实施例中针对多频并发输入的情况进行说明，各个第一子基带信号表示为Band1至Bandm，各个第二子基带信号表示为Bandm+1至Bandn，其中m、n均为大于1的正整数，显然可知，每个第一子基带信号对应一个频段，即第一基带信号包含的频段多于1个，每个第二子基带信号对应一个频段，即第二基带信号包含的频段多个1个。

第一子基带信号的每个频段对应一个Outphasing信号分离电路100，第二子基带信号的每个频段对应一个Doherty信号分离电路200，具体来说，每个Outphasing信号分离电路100中的异相信息对应不同的第一子基带信号，每个Doherty信号分离电路200中的Doherty时域调整对应不同的第二子基带信号，第一子基带信号Band1至Bandm和第二子基带信号Bandm+1至Bandn通过Outphasing信号分离电路100和Doherty信号分离电路200处理后，第一加法器300将全部第一路Outphasing分离信号和第一路Doherty分离信号相加，分别得到不同的第一路Outphasing分离信号、第二路Outphasing分离信号、第一路Doherty分离信号和第二路Doherty分离信号，最后通过输入功率放大电路500的一个输入端，通过第二加法器400将全部的第二路Outphasing分离信号和第二路Doherty分离信号相加，输入功率放大电路500的另一个输入端。

基于上述多频并发输入的情况，为实现数字化处理和频段分离，提高功率放大电路500的效率，减少功率放大电路500在其非线性区运行时产生的失真，本实施例还包括：

第一数字预失真单元DPD1，用于连接第一输入端以对第一子基带信号Band1至Bandm进行数字预失真处理后输入到Outphasing信号分离电路100；

第二数字预失真单元DPD2，用于连接第二输入端以对第二子基带信号Bandm+1至Bandn进行数字预失真处理后输入到Doherty信号分离电路200；

第一数模转换单元DAC1，第一加法器300的输出端通过第一数模转换单元DAC1连接到功率放大电路500；和

第二数模转换单元DAC2，第二加法器400的输出端通过第二数模转换单元DAC2连接到功率放大电路500。

上述第一数字预失真单元DPD1和第二数字预失真单元DPD2为多输入单输出的DPD器件，其输入频段之间的线性影响的说明参照第一实施例，在此不再重复说明。

由于单个Outphasing信号分离电路100和单个Doherty信号分离电路200在结构上分别与实施例一中的Outphasing信号分离电路100和Doherty信号分离电路200相同，对于第一子基带信号Band1至Bandm和第二子基带信号Bandm+1至Bandn的输入输出处理相似，为了避免重复赘述，针对单个Outphasing信号分离电路100和单个Doherty信号分离电路200的结构及工作方式不再详细说明。

值得注意的是，由于是多路信号进行相加，因此第一加法器300和第二加法器400实际上为多个子加法器级联组成的，每个子加法器将其中两路信号进行相加，其输出作为下一个子加法器的其中一路输入，从而构成上述的第一加法器300和第二加法器400。

基于上述实施例一和实施例二，本发明的一个实施例还提供了一种功放发射机，包括有如实施例一或实施例二中的功放发射机，功放发射机采用上述功放发射机，通过设置Outphasing信号分离电路100对第一基带信号进行异相信号分离处理，得到第一路Outphasing分离信号和第二路Outphasing分离信号，还设置Doherty信号分离电路200对第二基带信号进行数字Doherty信号分离处理，得到第一路Doherty分离信号和第二路Doherty分离信号，通过将第一路Outphasing分离信号和第一路Doherty分离信号相加，以及将第二路Outphasing分离信号和第二路Doherty分离信号相加，得到两路输入到功率放大电路500的信号，功率放大电路500通过混频处理后合路输出放大后的射频信号，相对于现有的双输入工作模式架构，本发明实施例无需在不同频点上满足同一种阻抗趋势，而是有两种不同的功放工作模式对应的阻抗趋势可选，简化电路结构，降低功放发射机的设计难度。

以上参照附图说明了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。