相变超晶格材料及其相变存储器单元
阅读说明：本技术 相变超晶格材料及其相变存储器单元 (Phase change superlattice material and phase change memory unit thereof ) 是由 丁科元 饶峰 于 2021-07-01 设计创作，主要内容包括：本申请公开了一种相变超晶格材料及其相变存储器单元,所述相变超晶格材料包含半导体材料层与半金属材料层,所述半导体材料层为(A-(x)Te-(1-x))-(y)(Sb-(0.4)Te-(0.6))-(1-y),所述半金属材料层A-(x)Te-(1-x),其中所述A为钪Sc、钇Y、锰Mn、锌Zn、镉Cd、汞Hg中的一种,x为0.4至0.7,y为0至0.6。本申请基于半导体材料层制备的相变存储器单元具有较高的相变速度,可以提高写操作速度；且基于半导体材料层与半金属材料层制备的相变存储器单元具有较好的逻辑值区分特性,有效提升基于半导体材料层与半金属材料层制备的相变存储器单元的可用性。(The application discloses a phase change superlattice material and a phase change memory unit thereof, wherein the phase change superlattice material comprises a semiconductor material layer and a semi-metal material layer, and the semiconductor material layer is (A) x Te 1‑x ) y (Sb 0.4 Te 0.6 ) 1‑y A layer of said semi-metallic material A x Te 1‑x Wherein A is one of scandium Sc, yttrium Y, manganese Mn, zinc Zn, cadmium Cd and mercury Hg, x is 0.4-0.7, and Y is 0-0.6. The phase change memory unit prepared based on the semiconductor material layer has higher phase change speed, and can improve the writing operation speed; the phase change memory unit prepared on the basis of the semiconductor material layer and the semi-metal material layer has better logic value distinguishing characteristics, and the usability of the phase change memory unit prepared on the basis of the semiconductor material layer and the semi-metal material layer is effectively improved.)
技术领域
本申请涉及半导体信息功能材料技术领域，尤其涉及一种相变超晶格材料及其相变存储器单元。
背景技术
存储器是目前半导体市场的重要组成部分，是信息技术的基石，无论在生活中还是在国民经济中发挥着重要的作用。信息量伴随着社会发展急剧增加，高数据存储密度的存储器的研发成为存储器研究者的重要任务。其中，相变存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品的器件和最先成为商用产品的器件。在相变存储器中，利用了相变材料在非晶和多晶之间的可逆转变来实现上述的电阻变化。常用的相变存储材料体系主要有Ge-Sb-Te、Si-Sb-Te、Ag-In-Sb-Te等。但当前相变存储材料体系存在写操作速度慢以及阻值波动性大，导致器件阻值分布范围不集中，不利于对逻辑值“0”和“1”的区分的问题，导致基于当前相变存储材料体系形成的相变存储器单元的可用性较低。
发明内容
本申请的主要目的在于提供一种相变超晶格材料及其相变存储器单元，旨在解决基于当前相变存储材料体系形成的相变存储器单元的可用性较低的技术问题。
为实现上述目的，本申请实施例提供一种相变超晶格材料，所述相变超晶格材料包含半导体材料层与半金属材料层，所述半导体材料层为(AxTe1-x)y(Sb0.4Te0.6)1-y，所述半金属材料层为AxTe1-x，其中A为钪Sc、钇Y、锰Mn、锌Zn、镉Cd、汞Hg中的一种，x为0.4至0.7，y为0至0.6。
可选地，所述半导体材料层与所述半金属材料层交替堆垛，堆垛次数在5次至20次之间。
可选地，所述半导体材料层的初始态为亚稳定态的立方相晶体结构。
可选地，所述半金属材料层为与所述半导体材料层相同的立方相晶体结构。
可选地，所述半导体材料层的厚度为0nm至20nm。
为实现上述目的，本申请还提供一种相变存储器单元，所述相变存储器单元包括底电极、顶电极和上述的相变超晶格材料，所述相变超晶格材料设置于所述底电极和所述顶电极之间；其中，所述底电极的材料包含铝Al、钨W和锡TiN中的任意一种，所述顶电极的材料包含Al、W和TiN中的任意一种。
可选地，所述相变存储器单元还包括衬底和介质包覆层，其中，所述介质包覆层的材料包含二氧化硅SiO2和氮化硅Si3N4中的任意一种。
可选地，所述底电极设置于所述衬底，所述介质包覆层包覆于所述底电极、所述相变超晶格材料与所述顶电极的外围。
可选地，所述相变存储器单元为限制型结构相变存储器单元或T型结构相变存储器单元。
本申请实施例提供一种相变超晶格材料及其相变存储器单元，所述相变超晶格材料包含半导体材料层与半金属材料层，所述半导体材料层为(AxTe1-x)y(Sb0.4Te0.6)1-y，所述半金属材料层AxTe1-x，其中A为钪Sc、钇Y、锰Mn、锌Zn、镉Cd、汞Hg中的一种，x为0.4至0.7，y为0至0.6。本申请中半导体材料层(AxTe1-x)y(Sb0.4Te0.6)1-y包含作为成核中心的AxTe1-x和可以反复可逆相变的Sb0.4Te0.6材料，因此半导体材料层可以在成核中心的作用下提高成核速度，使得该半导体材料层本身具有较高的相变速度，使得基于该半导体材料层制备的相变存储器单元具有较高的相变速度，可以提高写操作速度；同时，半金属材料层AxTe1-x还可以限制半导体材料层(AxTe1-x)y(Sb0.4Te0.6)1-y扩散，确保(AxTe1-x)y(Sb0.4Te0.6)1-y可以实现在准二维尺度范围内进行相变，有效抑制相变材料三维尺度范围相变时极易产生的阻值波动性大的问题，使得基于半导体材料层与半金属材料层制备的相变存储器单元具有较好的逻辑值区分特性，有效提升基于半导体材料层与半金属材料层制备的相变存储器单元的可用性。
附图说明
图1为本申请限制型结构的相变存储器单元结构示意图；
图2为本申请T型结构的相变存储器单元结构示意图；
图3为基于化合物GST相变材料的存储器单元的电学操作性能曲线图；
图4为本申请基于相变超晶格材料的存储器单元的电学操作性能曲线图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
为了更好的理解上述技术方案，下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本申请提供一种相变超晶格材料，相变超晶格材料至少包含具有信息存储功能的半导体材料层和结构性能稳定的半金属材料层这两种性能差异较大的材料，本申请实施例的相变超晶格材料中半导体材料层为(AxTe1-x)y(Sb0.4Te0.6)1-y，半金属材料层为AxTe1-x，其中Te(tellurium)为碲，A为Sc(Scandium，钪)、Y(Yttrium，钇)、Mn(Manganese，锰)、Zn(zinc，锌)、Cd(Cadmium，镉)、Hg(Hydrargyrum，汞)中的一种，例如若A为Sc，则半导体材料层为(ScxTe1-x)y(Sb0.4Te0.6)1-y，半金属材料层为ScxTe1-x；若A为Y，则半导体材料层为(YxTe1-x)y(Sb0.4Te0.6)1-y，半金属材料层为YxTe1-x。x为0.4至0.7，例如x为0.4、0.5、0.6、0.7等，y为0至0.6，例如y为0.1、0.2、0.3、0.4、0.5、0.6等。例如，若x为0.5，y为0.5，且A为Sc，则半导体材料层为(Sc0.5Te0.5)0.6(Sb0.4Te0.6)0.4，半金属材料层为Sc0.5Te0.5。
需要说明的是，本申请中相变超晶格材料由多层半导体材料层与多层半金属材料层交替堆垛而成，堆垛次数在5次至20次之间，例如半导体材料层与半金属材料层交替堆垛的次数可以为5次、10次、15次、20次等，本实施例中堆垛次数可以优选为10次。
进一步需要说明的是，本申请的相变超晶格材料中半导体材料层的初始态为亚稳定态的立方相晶体结构，并且半金属材料层始终为与半导体材料层相同的立方相晶体结构。可以理解地，本申请相变超晶格材料中组成半导体材料的Sb0.4Te0.6材料具有两种晶体态，分别是亚稳态的立方相晶体结构和稳态的六方相晶体结构。本申请通过控制Sb0.4Te0.6的初始态为立方相晶体结构，令Sb0.4Te0.6在非晶态结构与立方相晶体结构之间进行可逆相转变，比其在非晶态结构与六方相晶体结构之间进行相转变所需的速度更快、功耗更低。同时立方相晶体结构AxTe1-x也能够进一步确保Sb0.4Te0.6在非晶态结构与立方相晶体结构之间进行可逆相变。在半导体材料层(AxTe1-x)y(Sb0.4Te0.6)1-y内部有随机分布的AxTe1-x，另一方面，为了进一步提高AxTe1-x的成核诱导作用，在与(AxTe1-x)y(Sb0.4Te0.6)1-y相邻的位置设计生长了AxTe1-x半金属材料层，可以提升相变超晶格材料的相转变速度，可以提高基于该半导体材料层制备的相变存储器单元写操作速度。
进一步需要说明的是，本实施例中半导体材料层的厚度为0nm至20nm，例如半导体材料层的厚度可以为3nm、5nm、10nm、15nm、20nm等，本实施例中可以优选为3nm；同时，本实施例中半金属材料层的厚度为6nm至20nm，例如半金属材料层的厚度可以为6nm、8nm、10nm、15nm、18nm、20nm等，本实施例中可以优选为8nm。
在本申请第一实施例中，(AxTe1-x)y(Sb0.4Te0.6)1-y层的厚度范围为0nm至20nm，AxTe1-x层的厚度范围为6nm至20nm，(AxTe1-x)y(Sb0.4Te0.6)1-y层与AxTe1-x层的堆垛次数为5次至20次。具体地，半金属材料层为Y0.5Te0.5，其厚度优选为8nm；半导体材料层为(Y0.5Te0.5)0.5(Sb0.4Te0.6)0.5，其厚度优选为3nm；Y0.5Te0.5与(AxTe1-x)y(Sb0.4Te0.6)1-y之间的堆垛次数优选为10次。同时，相变超晶格材料中的半导体材料层和半金属材料层经一定的工艺确保初始态为立方相晶体结构，以此得到相变超晶格材料。
在本申请第二实施例中，半导体材料层为(Sc0.4Te0.6)0.5(Sb0.4Te0.6)0.5，其厚度优选为5nm，所述半金属层为Sc0.4Te0.6，其厚度优选为10nm，堆叠次数优选为10次。同时，所述相变超晶格材料中的半导体材料层和半金属材料层经一定的工艺确保初始态为立方相晶体结构，以此得到相变超晶格材料。
本申请还提出一种相变存储器单元，本申请中相变存储器单元至少包括底电极、顶电极和上述的相变超晶格材料，并且还可以包含衬底和介质包覆层。其中，相变超晶格材料设置于底电极和顶电极之间。介质包覆层包覆于底电极、相变超晶格材料与顶电极的外围。
进一步需要说明的是，本申请中相变存储器单元可以为限制型结构相变存储器单元或T型结构相变存储器单元，并且相变存储器单元中低电极的材料包含Al(Aluminium，铝)、W(Tungsten，钨)和TiN(锡)中的任意一种，例如，低电极的材料可以为Al，也可以为W，还可以为TiN。相变存储器单元中顶电极的材料包含Al、W和TiN中的任意一种，例如，顶电极的材料可以为Al，也可以为W，还可以为TiN。相变存储器单元中介质包覆层的材料包含二氧化硅SiO2和氮化硅Si3N4中的任意一种，例如，介质包覆层的材料可以为二氧化硅SiO2，也可以为氮化硅Si3N4。
可以理解地，参照图1与图2，图1为本申请限制型结构的相变存储器单元结构示意图，图2为本申请T型结构的相变存储器单元结构示意图；图1中1为第一相变超晶格材料结构，2为第二相变超晶格材料结构，1(a)为第一(AxTe1-x)y(Sb0.4Te0.6)1-y层，2(a)为第二(AxTe1-x)y(Sb0.4Te0.6)1-y层，1(b)为第一AxTe1-x层，2(b)为第二AxTe1-x层，101为顶电极，102为相变超晶格材料，103为底电极，104为介质包覆层。图2中1为第一相变超晶格材料结构，2为第二相变超晶格材料结构，1(a)为第一(AxTe1-x)y(Sb0.4Te0.6)1-y层，2(a)为第二(AxTe1-x)y(Sb0.4Te0.6)1-y层，1(b)为第一AxTe1-x层，2(b)为第二AxTe1-x层，201为顶电极，202为相变超晶格材料，203为底电极，204为介质包覆层。由图1与图2可知，相变超晶格材料包括第一(AxTe1-x)y(Sb0.4Te0.6)1-y层1(a)、位于第一(AxTe1-x)y(Sb0.4Te0.6)1-y层1(a)上的第一AxTe1-x层1(b)、位于第一AxTe1-x层1(b)上的第二(AxTe1-x)y(Sb0.4Te0.6)1-y层2(a)、位于第二(AxTe1-x)y(Sb0.4Te0.6)1-y层2(a)上的第二AxTe1-x2(b)……以此类推，可以周期性重复该结构，直至符合需要的相变超晶格材料的堆垛次数。同时，相变超晶格材料中的半导体材料层和半金属材料层经一定的工艺确保初始态为立方相晶体结构。
参照图3和图4，图3与图4分别为基于化合物GST(Ge2Sb2Te5)相变材料的存储器单元的电学操作性能曲线图与本申请基于相变超晶格材料的存储器单元的电学操作性能曲线图。图3中横坐标为脉冲电压，单位为V(伏特)，其坐标轴数值包括1、2、3、4、5；纵坐标为电阻，单位为Ω(欧姆)，其坐标轴数值包括104、105、106，且三条折线分别为300ns、200ns、100ns对应的折线。图4中横坐标为脉冲电压，单位为V(伏特)，其坐标轴数值包括0、1、2；纵坐标为电阻，单位为Ω(欧姆)，其坐标轴数值包括103、104、105、106，且三条折线分别为30ns、10ns、0.8ns对应的折线。根据图3与图4的对比可以看出，本申请的相变存储器单元可以在更小的电压脉冲作用下实现可逆相变，相变速度更快，同时高低阻值波动性更小。
综上所述，本申请实施例提供一种相变超晶格材料及其相变存储器单元，所述相变超晶格材料包含半导体材料层与半金属材料层，所述半导体材料层为(AxTe1-x)y(Sb0.4Te0.6)1-y，所述半金属材料层AxTe1-x，其中A为钪Sc、钇Y、锰Mn、锌Zn、镉Cd、汞Hg中的一种，x为0.4至0.7，y为0至0.6。本申请中半导体材料层(AxTe1-x)y(Sb0.4Te0.6)1-y包含作为成核中心的AxTe1-x和可以反复可逆相变的Sb0.4Te0.6材料，因此半导体材料层可以在成核中心的作用下提高成核速度，使得该半导体材料层本身具有较高的相变速度，使得基于该半导体材料层制备的相变存储器单元具有较高的相变速度，可以提高写操作速度；同时，半金属材料层AxTe1-x还可以限制半导体材料层(AxTe1-x)y(Sb0.4Te0.6)1-y扩散，确保(AxTe1-x)y(Sb0.4Te0.6)1-y可以实现在准二维尺度范围内进行相变，有效抑制相变材料三维尺度范围相变时极易产生的阻值波动性大的问题，使得基于半导体材料层与半金属材料层制备的相变存储器单元具有较好的逻辑值区分特性，有效提升基于半导体材料层与半金属材料层制备的相变存储器单元的可用性。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。