具体实施方式

[第1实施方式]

以下，参照附图对本发明的实施方式进行详细地说明。首先，参照图1对本发明第1实施方式的带通滤波器的电路结构进行说明。图1表示本实施方式的带通滤波器的电路结构。如图1所示，带通滤波器1具备：不平衡端口11、第1平衡端口12、第2平衡端口13、第1谐振器21、第2谐振器22、第3谐振器23、和第4谐振器24。

第1至第4谐振器21～24在电路结构上设置于不平衡端口11与第1及第2平衡端口12、13之间。第2谐振器22和第3谐振器23在电路结构上相邻。第1谐振器21在电路结构上设置于比第3谐振器23更接近第2谐振器22的位置。第4谐振器24在电路结构上设置于比第2谐振器22更接近第3谐振器23的位置。此外，本申请中，“在电路结构上”的表达为了指示在电路图上的配置，而不是物理结构上的配置。

本实施方式中，特别是第1至第4谐振器21～24，从不平衡端口11侧起依次设置。即，第2谐振器22在电路结构上设置于比第3谐振器23更接近不平衡端口11的位置。第1谐振器21在电路结构上设置于不平衡端口11与第2谐振器22之间。第4谐振器24在电路结构上设置于第1及第2平衡端口12、13与第3谐振器23之间。

第1谐振器21为单端短路型谐振器。带通滤波器1还具备电容器C1、C11。电容器C1将第1谐振器21的一端与地线连接。电容器C11将第1谐振器21的上述一端与不平衡端口11连接。第1谐振器21的另一端与地线连接。

第2至第4谐振器22～24均为两端开放型谐振器。带通滤波器1还具备电容器C2A、C2B、C3A、C3B、C4A、C4B。电容器C2A将第2谐振器22的一端与地线连接。电容器C2B将第2谐振器22的另一端与地线连接。电容器C3A将第3谐振器23的一端与地线连接。电容器C3B将第3谐振器23的另一端与地线连接。电容器C4A将第4谐振器24的一端与地线连接。电容器C4B将第4谐振器24的另一端与地线连接。

带通滤波器1还具备电容器C12、C23A、C23B、C34A、C34B。电容器C12将第1谐振器21的上述一端与第2谐振器22的上述一端连接。电容器C23A将第2谐振器22的上述一端与第3谐振器23的上述一端连接。电容器C23B将第2谐振器22的上述另一端与第3谐振器23的上述另一端连接。电容器C34A将第3谐振器23的上述一端与第4谐振器24的上述一端连接。电容器C34B将第3谐振器23的上述另一端与第4谐振器24的上述另一端连接。

第1平衡端口12与第4谐振器24的上述一端连接。第2平衡端口13与第4谐振器24的上述另一端连接。

第2谐振器22与第3谐振器23进行磁耦合，并且经由电容器C23A、C23B进行电容耦合。在图1中，标注有记号M的曲线表示第2谐振器22与第3谐振器23之间的磁耦合。在此，有助于两个谐振器间的电磁耦合的磁耦合和电容耦合中，将相对较强的耦合称为主耦合，将另一耦合称为副耦合。在本实施方式中，特别是第2谐振器22与第3谐振器23将磁耦合设为主耦合，且将电容耦合设为副耦合进行电磁耦合。

第1谐振器21与第2谐振器22进行磁耦合，并且经由电容器C12进行电容耦合。在本实施方式中，特别是第1谐振器21与第2谐振器22将电容耦合设为主耦合，且将磁耦合设为副耦合进行电磁耦合。

第3谐振器23与第4谐振器24进行磁耦合，并且经由电容器C34A、C34B进行电容耦合。在本实施方式中，特别是第3谐振器23与第4谐振器24将电容耦合设为主耦合，且将磁耦合设为副耦合进行电磁耦合。

另外，第1谐振器21与在电路结构上不相邻的第3谐振器23进行磁耦合。第4谐振器24与在电路结构上不相邻的第2谐振器22进行磁耦合。这样，将在电路结构上不相邻的两个谐振器之间的电磁耦合称为交叉耦合。图1中，标注有记号Mc的曲线表示在电路结构上不相邻的两个谐振器之间的磁耦合。

在此，对带通滤波器1的作用进行说明。带通滤波器1是将规定的频段设为通频带的带通滤波器。另外，带通滤波器1是所谓的平衡型的带通滤波器。带通滤波器1中，在不平衡端口11输入输出不平衡信号，在第1平衡端口12输入输出第1平衡要素信号，在第2平衡端口13输入输出第2平衡要素信号。第1平衡要素信号和第2平衡要素信号构成平衡信号。带通滤波器1进行不平衡信号和平衡信号之间的转换。

接着，参照图2至图4对带通滤波器1的结构进行说明。图2及图3是带通滤波器1的立体图。图4是表示带通滤波器1的内部的立体图。带通滤波器1还具备用于将端口11～13、第1至第4谐振器21～24以及电容器C1、C2A、C2B、C3A、C3B、C4A、C4B、C11、C12、C23A、C23B、C34A、C34B一体化的层叠体30。在后面进行详细地说明，但层叠体30包含层叠的多个电介质层及多个导体层、和多个通孔。

层叠体30构成长方体形状。层叠体30具有构成层叠体30的外周部的上表面30A、底面30B及四个侧面30C～30F。上表面30A和底面30B相互朝向相反侧，侧面30C、30D也相互朝向相反侧，侧面30E、30F也相互朝向相反侧。侧面30C～30F相对于上表面30A及底面30B垂直。层叠体30中，与上表面30A及底面30B垂直的方向是多个电介质层及多个导体层的层叠方向。图2至图4中，将该层叠方向以标注有记号T的箭头表示。上表面30A和底面30B位于层叠方向T的两端。

在此，如图2至图4所示，定义X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本实施方式中，将与层叠方向平行的一个方向设为Z方向。另外，将与X方向相反的方向设为-X方向，将与Y方向相反的方向设为-Y方向，将与Z方向相反的方向设为-Z方向。

如图2及图3所示，上表面30A位于层叠体30的Z方向的端。底面30B位于层叠体30的-Z方向的端。侧面30C位于层叠体30的-X方向的端。侧面30D位于层叠体30的X方向的端。侧面30E位于层叠体30的-Y方向的端。侧面30F位于层叠体30的Y方向的端。

带通滤波器1还具备第1至第8端子111、112、113、114、115、116、117、118。第1端子111从上表面30A经由侧面30C至底面30B而配置。第2端子112从上表面30A经由侧面30D至底面30B而配置。第3至第5端子113～115分别从上表面30A经由侧面30E至底面30B而配置。另外，第3至第5端子113～115沿X方向依次排列。第6至第8端子116～118分别从上表面30A经由侧面30F至底面30B而配置。另外，第6至第8端子116～118沿X方向依次排列。

第1端子111与不平衡端口11对应。第5端子115与第2平衡端口13对应。第8端子118与第1平衡端口12对应。第3、第4、第6及第7端子113、114、116、117分别与地线连接。

接着，参照图5A至图11B，对层叠体30进行详细地说明。层叠体30包含层叠的26层电介质层。以下，将该26层电介质层从下起依次称为第1层至第26层电介质层。另外，将第1层至第26层电介质层以符号31～56表示。

图5A表示第1层电介质层31的图案形成面。图5A表示构成各个端子111～118的一部分的端子部分111a～118a。

图5B表示第2层电介质层32的图案形成面。在电介质层32的图案形成面，形成有地线用导体层321、322。地线用导体层321与第4及第7端子114、117连接。地线用导体层322与第3及第6端子113、116连接。

图6A表示第3层电介质层33的图案形成面。在电介质层33的图案形成面，形成有导体层331、332、333、334。导体层333与第8端子118连接。导体层334与第5端子115连接。

图6B表示第4层电介质层34的图案形成面。在电介质层34的图案形成面，形成有导体层341、342、343、344。另外，在电介质层34，形成有通孔34T1、34T2、34T3、34T4。通孔34T1、34T2、34T3、34T4分别与导体层341、342、343、344连接。

图7A表示第5层电介质层35的图案形成面。在电介质层35的图案形成面，形成有导体层351。另外，在电介质层35，形成有通孔35T1、35T2、35T3、35T4、35T5。在通孔35T1、35T2、35T3、35T4，分别连接有形成于第4层电介质层34的通孔34T1、34T2、34T3、34T4。通孔35T5与导体层351连接。

图7B表示第6层电介质层36的图案形成面。在电介质层36的图案形成面，形成有导体层361。另外，在电介质层36，形成有通孔36T1、36T2、36T3、36T4、36T5、36T6。在通孔36T1、36T2、36T3、36T4、36T5，分别连接有形成于第5层电介质层35的通孔35T1、35T2、35T3、35T4、35T5。通孔36T6与导体层361连接。

图8A表示第7层电介质层37的图案形成面。在电介质层37的图案形成面，形成有导体层371。另外，在电介质层37，形成有通孔37T1、37T2、37T3、37T4、37T5、37T6。在通孔37T1、37T2、37T3、37T4、37T6，分别连接有形成于第6层电介质层36的通孔36T1、36T2、36T3、36T4、36T6。通孔37T5和形成于电介质层36的通孔36T5与导体层371连接。

图8B表示第8层电介质层38的图案形成面。在电介质层38的图案形成面，形成有导体层381。导体层381与第1端子111连接。另外，在电介质层38，形成有通孔38T1、38T2、38T3、38T4、38T5。在通孔38T1、38T2、38T3、38T4、38T5，分别连接有形成于第7层电介质层37的通孔37T1、37T2、37T3、37T4、37T5。形成于第7层电介质层37的通孔37T6与导体层381连接。

图9A表示第9层至第18层电介质层39～48各自的图案形成面。在电介质层39～48，分别形成有通孔39T1、39T2、39T3、39T4、39T5。在形成于第9层电介质层39的通孔39T1、39T2、39T3、39T4、39T5，分别连接有形成于第8层电介质层38的通孔38T1、38T2、38T3、38T4、38T5。另外，电介质层39～49中，上下相邻的相同符号的通孔彼此相互连接。

图9B表示第19层及第20层电介质层49、50各自的图案形成面。在电介质层49、50各自的图案形成面，形成有谐振器用导体层491。谐振器用导体层491与第5及第8端子115、118连接。另外，在电介质层49、50分别形成有通孔49T1、49T2、49T3、49T4、49T5。在形成于第19层电介质层49的通孔49T1、49T2、49T3、49T4、49T5，分别连接有形成于第18层电介质层48的通孔39T1、39T2、39T3、39T4、39T5。另外，电介质层49、50中，上下相邻的相同符号的通孔彼此相互连接。

图10A表示第21层及第22层电介质层51、52各自的图案形成面。在电介质层51、52分别形成有通孔51T1、51T2、51T3、51T4、51T5。在形成于第21层电介质层51的通孔51T1、51T2、51T3、51T4、51T5，分别连接有形成于第20层电介质层50的通孔49T1、49T2、49T3、49T4、49T5。另外，电介质层51、52中，上下相邻的相同符号的通孔彼此相互连接。

图10B表示第23层电介质层53的图案形成面。在电介质层53的图案形成面，形成有谐振器用导体层531。谐振器用导体层531与第3及第6端子113、116连接。另外，在电介质层53，形成有通孔53T1、53T2、53T3、53T4、53T5。在通孔53T1、53T2、53T3、53T4，分别连接有形成于第22层电介质层52的通孔51T1、51T2、51T3、51T4。通孔53T5和形成于第22层电介质层52的通孔51T5与包含作为谐振器用导体层531的一部分的谐振器用导体层531的长边方向的中央的部分连接。

图11A表示第24层电介质层54的图案形成面。在电介质层54的图案形成面，形成有谐振器用导体层541、542、543。谐振器用导体层541与第3及第6端子113、116连接。形成于第23层电介质层53的通孔53T5与包含作为谐振器用导体层541的一部分的谐振器用导体层541的长边方向的中央的部分连接。谐振器用导体层542、543分别具有相互位于相反侧的第1端和第2端。

另外，在电介质层54，形成有通孔54T1、54T2、54T3、54T4。通孔54T1和形成于电介质层53的通孔53T1与谐振器用导体层542中的第1端的附近部分连接。通孔54T2和形成于电介质层53的通孔53T2与谐振器用导体层542中的第2端的附近部分连接。通孔54T3和形成于电介质层53的通孔53T3与谐振器用导体层543中的第1端的附近部分连接。通孔54T4和形成于电介质层53的通孔53T4与谐振器用导体层543中的第2端的附近部分连接。

图11B表示第25层电介质层55的图案形成面。在电介质层55的图案形成面，形成有谐振器用导体层552、553。谐振器用导体层552、553分别具有相互位于相反侧的第1端和第2端。形成于第24层电介质层54的通孔54T1与谐振器用导体层552中的第1端的附近部分连接。形成于电介质层54的通孔54T2与谐振器用导体层552中的第2端的附近部分连接。形成于电介质层54的通孔54T3与谐振器用导体层553中的第1端的附近部分连接。形成于电介质层54的通孔54T4与谐振器用导体层553中的第2端的附近部分连接。

虽然未图示，但在第26层电介质层56的图案形成面，可以形成有标记。

图2及图3所示的层叠体30通过以第1层电介质层31的图案形成面成为层叠体30的底面30B，且第26层电介质层56中的与图案形成面为相反侧的面成为层叠体30的上表面30A的方式，层叠第1层至第26层电介质层31～56而构成。然后，相对于该层叠体30的外周部形成有第1至第8端子111～118，完成图2及图3所示的带通滤波器1。

以下，对带通滤波器1的构成要素与图5A至图11B所示的层叠体30的内部的构成要素的对应关系进行说明。层叠体30的多个电介质层包含构成第1至第4谐振器21～24的多个谐振器用导体层491、531、541、542、543、552、553。层叠体30的多个通孔包含用于构成第1至第4谐振器21～24的多个谐振器用通孔。

第1谐振器21通过谐振器用导体层531、541、通孔35T5、36T5、37T5、38T5、53T5、形成于电介质层39～48的各个的通孔39T5、形成于电介质层49、50的各个的通孔49T5、和形成于电介质层51、52的各个的通孔51T5而构成。

第2谐振器22通过谐振器用导体层542、552、通孔34T1、34T2、35T1、35T2、36T1、36T2、37T1、37T2、38T1、38T2、53T1、53T2、54T1、54T2、形成于电介质层39～48的各个的通孔39T1、39T2、形成于电介质层49、50的各个的通孔49T1、49T2、和形成于电介质层51、52的各个的通孔51T1、51T2而构成。

如图4所示，第2谐振器22包含第1通孔列22A、第2通孔列22B、和导体层部22C。第1通孔列22A通过将通孔34T1、35T1、36T1、37T1、38T1、53T1、形成于电介质层39～48的各个的通孔39T1、形成于电介质层49、50的各个的通孔49T1、和形成于电介质层51、52的各个的通孔51T1串联连接而构成。另外，第1通孔列22A贯通电介质层34～53。

第2通孔列22B通过将通孔34T2、35T2、36T2、37T2、38T2、53T2、形成于电介质层39～48的各个的通孔39T2、形成于电介质层49、50的各个的通孔49T2、和形成于电介质层51、52的各个的通孔51T2串联连接而构成。另外，第2通孔列22B贯通电介质层34～53。

导体层部22C通过由通孔54T1、54T2相互连接的谐振器用导体层542、552而构成。另外，导体层部22C将第1通孔列22A的一端与第2通孔列22B的一端连接。

第3谐振器23通过谐振器用导体层543、553、通孔34T3、34T4、35T3、35T4、36T3、36T4、37T3、37T4、38T3、38T4、53T3、53T4、54T3、54T4、形成于电介质层39～48的各个的通孔39T3、39T4、形成于电介质层49、50的各个的通孔49T3、49T4、和形成于电介质层51、52的各个的通孔51T3、51T4而构成。

如图4所示，第3谐振器23包含第1通孔列23A、第2通孔列23B、和导体层部23C。第1通孔列23A通过将通孔34T3、35T3、36T3、37T3、38T3、53T3、形成于电介质层39～48的各个的通孔39T3、形成于电介质层49、50的各个的通孔49T3、和形成于电介质层51、52的各个的通孔51T3串联连接而构成。另外，第1通孔列23A贯通电介质层34～53。

第2通孔列23B通过将通孔34T4、35T4、36T4、37T4、38T4、53T4、形成于电介质层39～48的各个的通孔39T4、形成于电介质层49、50的各个的通孔49T4、和形成于电介质层51、52的各个的通孔51T4串联连接而构成。另外，第2通孔列23B贯通电介质层34～53。

导体层部23C通过由通孔54T3、54T4相互连接的谐振器用导体层543、553而构成。另外，导体层部23C将第1通孔列23A的一端与第2通孔列23B的一端连接。

第4谐振器24通过形成于电介质层49、50的各个的谐振器用导体层491而构成。

电容器C1通过导体层322、351和导体层322、351间的电介质层32～34而构成。

电容器C2A通过导体层321、341和导体层321、341间的电介质层32、33而构成。电容器C2B通过导体层321、342和导体层321、342间的电介质层32、33而构成。

电容器C3A通过导体层321、343和导体层321、343间的电介质层32、33而构成。电容器C3B通过导体层321、344和导体层321、344间的电介质层32、33而构成。

电容器C4A通过导体层321、333和导体层321、333间的电介质层32而构成。电容器C4B通过导体层321、334和导体层321、334间的电介质层32而构成。

电容器C11通过导体层351、361、371、381、导体层351、361间的电介质层35、导体层361、371间的电介质层36、和导体层371、381间的电介质层37而构成。电容器C12通过导体层341、351和导体层341、351间的电介质层34而构成。

电容器C23A通过导体层331、341、343、和导体层331与导体层341、343之间的电介质层33而构成。电容器C23B通过导体层332、342、344、和导体层332与导体层342、344之间的电介质层33而构成。

电容器C34A通过导体层333、343、和导体层333、343间的电介质层33而构成。电容器C34B通过导体层334、344、和导体层334、344间的电介质层33而构成。

接着，对带通滤波器1的结构上的特征进行说明。如图4所示，第2谐振器22与第3谐振器23的间隔比第1谐振器21与第2谐振器22的间隔小且比第3谐振器23与第4谐振器24的间隔小。

如图9B所示，形成于电介质层49的谐振器用导体层491和形成于电介质层50的谐振器用导体层491以从Z方向观察相互重合的方式配置。另外，如图10B及图11A所示，形成于电介质层53的谐振器用导体层531和形成于电介质层54的谐振器用导体层541以从Z方向观察相互重合的方式配置。另外，如图11A及图11B所示，形成于电介质层54的谐振器用导体层542和形成于电介质层55的谐振器用导体层552以从Z方向观察相互重合的方式配置，形成于电介质层54的谐振器用导体层543和形成于电介质层55的谐振器用导体层553以从Z方向观察相互重合的方式配置。

如以上所说明的那样，本实施方式的带通滤波器1中，第2谐振器22与第3谐振器23以磁耦合为主耦合进行电磁耦合，第1谐振器21与第3谐振器23进行交叉耦合，第4谐振器24与第2谐振器22进行交叉耦合。根据本实施方式，通过这些耦合，能够一边满足平衡特性，一边在比通频带低地接近通频带的频率区域即第1附近区域、和比通频带高地接近通频带的频率区域即第2附近区域分别形成插入损耗急剧地变化的衰减极点。

以下，参照模拟的结果，对衰减极点进行说明。在模拟中，使用了与本实施方式的带通滤波器1相同的电路结构的带通滤波器的第1至第5模型。在模拟中，以带通滤波器的通频带包含3.3～3.9GHz的频段的方式设计带通滤波器。另外，在模拟中，使用表示向不平衡端口11输入不平衡信号时从第1及第2平衡端口12、13输出的第1及第2平衡要素信号的差信号的响应的混合模式S参数来表示带通滤波器的通过特性。以下，将该S参数称为插入损耗。

在此，将第2谐振器22和第3谐振器23的磁耦合系数以记号k23表示，将第1谐振器21和第3谐振器23的交叉耦合的磁耦合系数以记号k13表示，将第2谐振器22和第4谐振器24的交叉耦合的磁耦合系数以记号k24表示。第1至第5模型是使磁耦合系数k23、k13、k24相互不同的模型。在模拟中，求得第1至第5模型各自的通过特性。

首先，对第1及第2模型各自的通过特性进行说明。第1模型是将磁耦合系数k23设为0.37，且将交叉耦合的磁耦合系数k13、k24均设为0的模型。第2模型是将磁耦合系数k23设为0.07，且将交叉耦合的磁耦合系数k13、k24均设为0的模型。

图12表示第1模型的通过特性。图13表示第2模型的通过特性。图12及图13中，横轴表示频率，纵轴表示插入损耗。根据图12可知，在增大磁耦合系数k23，并使第2谐振器22和第3谐振器23以磁耦合为主耦合进行电磁耦合的情况下，在带通滤波器的比通频带高的频率区域形成有衰减极点。另外，根据图13可知，在缩小磁耦合系数k23，并使第2谐振器22和第3谐振器23以电容耦合为主耦合进行电磁耦合的情况下，在带通滤波器的比通频带低的频率区域形成有衰减极点。

一般的，已知在由两个谐振器构成的带通滤波器中，当两个谐振器间的磁耦合系数相对变大，且两个谐振器间的耦合容量相对变小时，在带通滤波器的比通频带的中心频率高的频率区域形成有衰减极点。在第1及第2模型中，为了使由第2谐振器22和第3谐振器23之间的电磁耦合的不同引起的衰减极点的变化明确，将交叉耦合的磁耦合系数k13、k24设为0。但是，上述的关于衰减极点的变化的说明也适用于磁耦合系数k13、k24为0以外的值的情况。在本实施方式中，如上所述，通过使第2谐振器22和第3谐振器23以磁耦合为主耦合进行电磁耦合，而在第2附近区域形成衰减极点。

接着，对第3模型的通过特性进行说明。第3模型是将磁耦合系数k23设为0.37，将交叉耦合的磁耦合系数k13设为0.032，且将交叉耦合的磁耦合系数k24设为0的模型。

图14表示第3模型的通过特性。图14中，横轴表示频率，纵轴表示插入损耗。根据图14和图12所示的第1模型(交叉耦合的磁耦合系数k13、k24均为0)的通过特性可知，通过第1谐振器21和第3谐振器23的交叉耦合，在带通滤波器的比通频带低的频率区域形成有衰减极点。在本实施方式中，如上所述，通过使第3谐振器23与第1谐振器21进行交叉耦合，在第1附近区域形成衰减极点。

接着，对第4模型的通过特性进行说明。第4模型是将磁耦合系数k23设为0.37，将交叉耦合的磁耦合系数k13设为0，且将交叉耦合的磁耦合系数k24设为0.02的模型。

图15表示第4模型的通过特性。图15中，横轴表示频率，纵轴表示插入损耗。根据图15和图12所示的第1模型(交叉耦合的磁耦合系数k13、k24均为0)的通过特性可知，通过第2谐振器22和第4谐振器24的交叉耦合，在带通滤波器的比通频带低的频率区域形成有衰减极点。在本实施方式中，如上所述，通过使第4谐振器24与第2谐振器22进行交叉耦合，在第1附近区域形成衰减极点。

接着，对第5模型的通过特性进行说明。第5模型是将磁耦合系数k23设为0.37，将交叉耦合的磁耦合系数k13设为0.032，且将交叉耦合的磁耦合系数k24设为0.02的模型。

图16表示第5模型的通过特性。图16中，横轴表示频率，纵轴表示插入损耗。根据图16和图14所示的第3模型(磁耦合系数k24为0)的通过特性、和图15所示的第4模型(磁耦合系数k13为0)的通过特性，通过两个交叉耦合而形成的衰减极点比图14及图15所示的通过一个交叉耦合而形成的衰减极点更急剧。这是由一个交叉耦合的效果和另一个交叉耦合的效果重合而引起的。在本实施方式中，通过两个交叉耦合，使形成于第1附近区域的衰减极点更急剧。

从图12至图16所示的模拟的结果可理解，根据本实施方式，通过将第2谐振器22和第3谐振器23之间的主耦合设为磁耦合，利用第1谐振器21的与第3谐振器23的交叉耦合和第2谐振器22的与第4谐振器24的交叉耦合的至少一方，从而能够在第1及第2附近区域分别形成急剧的衰减极点。另外，根据本实施方式，通过利用第1谐振器21的与第3谐振器23的交叉耦合和第2谐振器22的与第4谐振器24的交叉耦合双方，从而能够使形成于第1附近区域的衰减极点更急剧。

但是，本实施方式中，第2谐振器22与第3谐振器23的间隔比第1谐振器21与第2谐振器22的间隔小且比第3谐振器23与第4谐振器24的间隔小。在本实施方式中，特别地，一边使第2谐振器22与第3谐振器23的间隔较小，且使第2谐振器22和第3谐振器23的磁耦合较强，一边第2谐振器22和第3谐振器23的电容耦合也较强。由此，形成于第2附近区域的衰减极点的频率成为接近通频带的频率。由此，根据本实施方式，能够实现插入损耗在通频带的附近急剧地变化的特性。此外，关于相较于本实施方式增大第2谐振器22与第3谐振器23的间隔的例子，在第2实施方式中进行说明。

另外，根据本实施方式，能够一边满足平衡特性，一边如上述那样形成衰减极点。关于该效果，在下文中，参照带通滤波器1的特性的一例进行说明。

另外，本实施方式中，第2至第4谐振器22～24的各个为两端开放型谐振器。在两端开放型谐振器中，能够设为以谐振器为中心成对称的电路结构。在本实施方式中，如图1所示，成为以第2至第4谐振器22～24为中心，且将电容器C2A、C3A、C4A、C23A、C34A的组和电容器C2B、C3B、C4B、C23B、C34B的组设为成对的对称的电路结构。

在此，将两端开放型谐振器的两端称为第1端及第2端。在两端开放型谐振器中，当电场及磁场的、第1端侧和第2端侧之间的平衡性瓦解时，平衡特性恶化。在本实施方式中，通过设置第4谐振器24，与未设置第4谐振器24的情况相比，使带通滤波器1的电路结构更对称。由此，根据本实施方式，能够进一步缓和电场及磁场的不平衡性，并使平衡特性更良好。

接着，参照图17至图22，对本实施方式的带通滤波器1的特性的一例进行说明。在此，表示以带通滤波器1的通频带包含3.3GHz～3.9GHz的频段的方式设计时的、带通滤波器1的特性的一例。

图17表示带通滤波器1的通过特性的一例。图18将图17的一部分扩大表示。在此，将上述的插入损耗作为带通滤波器1的通过特性表示。图17及图18中，横轴表示频率，纵轴表示插入损耗。如图17所示可知，带通滤波器1中，在第1及第2附近区域各自中形成插入损耗急剧地变化的衰减极点。

另外，插入损耗优选为2.5dB以下。如图18所示，带通滤波器1中，插入损耗在上述的频段中成为2.5dB以下。

图19表示带通滤波器1的振幅平衡特性的一例。在此，使用在向不平衡端口11输入不平衡信号时从第1及第2平衡端口12、13输出的第1及第2平衡要素信号的振幅的差(以下，称为振幅差。)表示带通滤波器1的振幅平衡特性。就振幅差而言，在第1平衡要素信号的振幅比第2平衡要素信号的振幅大的情况下以正值表示，在第1平衡要素信号的振幅比第2平衡要素信号的振幅小的情况以负值表示。图19中，横轴表示频率，纵轴表示振幅差。当将振幅差表示为m(dB)时，m的值优选为-1.5以上且1.5以下，更优选为-1.0以上且1.0以下。如图19所示，带通滤波器1中，m的值在上述的频段中成为-1.0以上且1.0以下的值。

图20表示带通滤波器1的相位平衡特性的一例。在此，使用在向不平衡端口11输入不平衡信号时从第1及第2平衡端口12、13输出的第1及第2平衡要素信号的相位的差(以下，称为相位差。)表示带通滤波器1的相位平衡特性。相位差表示第1平衡要素信号的相位相对于第2平衡要素信号的相位行进的大小。图20中，横轴表示频率，纵轴表示相位差。当将相位差表示为p(deg)时，p的值优选为165以上且195以下。如图20所示，带通滤波器1中，p的值在上述的频段成为165以上且195以下的值。

图21表示带通滤波器1的不平衡端口11的反射特性的一例。图22表示带通滤波器1的第1及第2平衡端口12、13的反射特性的一例。图21及图22中，横轴表示频率，纵轴表示反射损耗。反射损耗优选为10dB以上。如图21及图22所示，带通滤波器1中，反射损耗在上述的频段成为10dB以上。

如以上所说明的那样，具有图17至图22所示的特性的带通滤波器1至少可在3.3GHz～3.9GHz的频段下使用，并且在该频段下具有良好的平衡特性。另外，如从图17至图22可理解的那样，根据该带通滤波器1，能够一边满足平衡特性，一边在第1及第2附近区域分别形成急剧的衰减极点。

[第2实施方式]

接着，对本发明的第2实施方式进行说明。首先，参照图23对本实施方式的带通滤波器的电路结构进行简单地说明。图23表示本实施方式的带通滤波器的电路结构。

本实施方式的带通滤波器101的电路结构在以下的点与第1实施方式的带通滤波器1不同。在本实施方式中，未设置将第2谐振器22的电容器C2B侧的一端与第3谐振器23的电容器C3B侧的一端连接的电容器C23B。带通滤波器101的其它的电路结构与第1实施方式的带通滤波器1的电路结构相同。

接着，对带通滤波器101的结构进行说明。图24是表示带通滤波器101的内部的立体图。带通滤波器101与第1实施方式的带通滤波器1一样，具备层叠体30、和第1至第8端子111～118(参照图2及图3)。本实施方式中的层叠体30是用于将端口11～13、第1至第4谐振器21～24以及电容器C1、C2A、C2B、C3A、C3B、C4A、C4B、C11、C12、C23A、C34A、C34B一体化的层叠体。第1至第8端子111～118的形状及配置与第1实施方式相同。

接着，参照图25A至图32B对本实施方式的层叠体30进行详细地说明。在本实施方式中，层叠体30包含层叠的25层电介质层而代替第1实施方式的电介质层31～56。以下，将该25层电介质层从下起依次称为第1层至第25层电介质层。另外，将第1层至第25层电介质层以符号61～85表示。

图25A表示第1层电介质层61的图案形成面。图25A中表示分别构成端子111～118的一部分的端子部分111a～118a。

图25B表示第2层电介质层62的图案形成面。在电介质层62的图案形成面，形成有地线用导体层621。地线用导体层621与第4及第7端子114、117连接。

图26A表示第3层电介质层63的图案形成面。在电介质层63的图案形成面，形成有导体层631。另外，在电介质层63，形成有通孔63T5。通孔63T5与导体层631连接。

图26B表示第4层电介质层64的图案形成面。在电介质层64的图案形成面，形成有导体层641、642、643。在导体层641，连接有形成于第3层电介质层63的通孔63T5。导体层632与第8端子118连接。导体层633与第5端子115连接。

图27A表示第5层电介质层65的图案形成面。在电介质层65的图案形成面，形成有导体层651、652、653、654。另外，在电介质层65，形成有通孔65T1、65T2、65T3、65T4。通孔65T1、65T2、65T3、65T4分别与导体层651、652、653、654连接。

图27B表示第6层电介质层66的图案形成面。在电介质层66的图案形成面，形成有导体层661。另外，在电介质层66，形成有通孔66T1、66T2、66T3、66T4、66T5。在通孔66T1、66T2、66T3、66T4，分别连接有形成于第5层电介质层65的通孔65T1、65T2、65T3、65T4。通孔66T5与导体层661连接。

图28A表示第7层及第8层电介质层67、68各自的图案形成面。在电介质层67、68分别形成有通孔67T1、67T2、67T3、67T4、67T5。在形成于第7层电介质层67的通孔67T1、67T2、67T3、67T4、67T5分别连接有形成于第6层电介质层66的通孔66T1、66T2、66T3、66T4、66T5。另外，电介质层67、68中，上下相邻的相同符号的通孔彼此相互连接。

图28B表示第9层电介质层69的图案形成面。在电介质层69的图案形成面，形成有导体层691。导体层691与第1端子111连接。另外，在电介质层69，形成有通孔69T1、69T2、69T3、69T4、69T5。在通孔69T1、69T2、69T3、69T4、69T5，分别连接有形成于第8层电介质层68的通孔67T1、67T2、67T3、67T4、67T5。

图29A表示第10层电介质层70的图案形成面。在电介质层70的图案形成面，形成有导体层701。另外，在电介质层70，形成有通孔70T1、70T2、70T3、70T4、70T5。在通孔70T1、70T2、70T3、70T4，分别连接有形成于第9层电介质层69的通孔69T1、69T2、69T3、69T4。通孔70T5和形成于第9层电介质层69的通孔69T5与导体层701连接。

图29B表示第11层至第16层电介质层71～76的各个图案形成面。在电介质层71～76分别形成有通孔71T1、71T2、71T3、71T4、71T5。在形成于第11层电介质层71的通孔71T1、71T2、71T3、71T4、71T5分别连接有形成于第10层电介质层70的通孔70T1、70T2、70T3、70T4、70T5。另外，电介质层71～76中，上下相邻的相同符号的通孔彼此相互连接。

图30A表示第17层及第18层电介质层77、78的图案形成面。在电介质层77、78各自的图案形成面，形成有谐振器用导体层771。谐振器用导体层771与第5及第8端子115、118连接。另外，在电介质层77、78分别形成有通孔77T1、77T2、77T3、77T4、77T5。在形成于第17层电介质层77的通孔77T1、77T2、77T3、77T4、77T5，分别连接有形成于第16层电介质层76的通孔71T1、71T2、71T3、71T4、71T5。另外、电介质层77、78中，上下相邻的相同符号的通孔彼此相互连接。

图30B表示第19层及第20层电介质层79、80各自的图案形成面。另外，在电介质层79、80分别形成有通孔79T1、79T2、79T3、79T4、79T5。在形成于第19层电介质层79的通孔79T1、79T2、79T3、79T4、79T5，分别连接有形成于第18层电介质层78的通孔77T1、77T2、77T3、77T4、77T5。另外，电介质层79、80中，上下相邻的相同符号的通孔彼此相互连接。

图31A表示第21层电介质层81的图案形成面。在电介质层81的图案形成面，形成有谐振器用导体层811。谐振器用导体层811与第3及第6端子113、116连接。另外，在电介质层81，形成有通孔81T1、81T2、81T3、81T4、81T5。在通孔81T1、81T2、81T3、81T4，分别连接有形成于第20层电介质层80的通孔79T1、79T2、79T3、79T4。通孔81T5和形成于第20层电介质层80的通孔79T5与包含作为谐振器用导体层811的一部分的谐振器用导体层811的长边方向的中央的部分连接。

图31B表示第22层电介质层82的图案形成面。在电介质层82的图案形成面，形成有谐振器用导体层821。谐振器用导体层821与第3及第6端子113、116连接。形成于第21层电介质层81的通孔81T5与包含作为谐振器用导体层821的一部分的谐振器用导体层821的长边方向的中央的部分连接。另外，在电介质层82，形成有通孔82T1、82T2、82T3、82T4、82T5。在通孔82T1、82T2、82T3、82T4，分别连接有形成于电介质层81的通孔81T1、81T2、81T3、81T4。

图32A表示第23层电介质层83的图案形成面。在电介质层83的图案形成面，形成有谐振器用导体层832、833。谐振器用导体层832、833分别具有相互位于相反侧的第1端和第2端。另外，在电介质层83，形成有通孔83T1、83T2、83T3、83T4。通孔83T1和形成于第22层电介质层82的通孔82T1与谐振器用导体层832的第1端的附近部分连接。通孔83T2和形成于电介质层82的通孔82T2与谐振器用导体层832的第2端的附近部分连接。通孔83T3和形成于电介质层82的通孔82T3与谐振器用导体层833的第1端的附近部分连接。通孔83T4和形成于电介质层82的通孔82T4与谐振器用导体层833的第2端的附近部分连接。

图32B表示第24层电介质层84的图案形成面。在电介质层84的图案形成面，形成有谐振器用导体层842、843。谐振器用导体层842、843分别具有相互位于相反侧的第1端和第2端。形成于第23层电介质层83的通孔83T1与谐振器用导体层842的第1端的附近部分连接。形成于电介质层83的通孔83T2与谐振器用导体层842的第2端的附近部分连接。形成于电介质层83的通孔83T3与谐振器用导体层843的第1端的附近部分连接。形成于电介质层83的通孔83T4与谐振器用导体层843的第2端的附近部分连接。

虽然未图示，但在第25层电介质层85的图案形成面，可以形成有标记。

本实施方式的层叠体30通过以第1层电介质层61的图案形成面成为层叠体30的底面30B(参照图2及图3)，且第25层电介质层85中的与图案形成面为相反侧的面成为层叠体30的上表面30A(参照图2及图3)的方式，将第1层至第25层电介质层61～85层叠而构成。然后，相对于该层叠体30的外周部形成有第1至第8端子111～118，完成带通滤波器101。

以下，对带通滤波器101的构成要素与图25A至图32B所示的层叠体30的内部的构成要素的对应关系进行说明。在本实施方式中，层叠体30的多个电介质层包含用于构成第1至第4谐振器21～24的多个谐振器用导体层771、811、821、832、833、842、843。

第1谐振器21通过谐振器用导体层811、821、通孔70T5、81T5、形成于电介质层71～76的各个的通孔71T5、形成于电介质层77、78的各个的通孔77T5、和形成于电介质层79、80的各个的通孔79T5而构成。

第2谐振器22通过谐振器用导体层832、842、通孔65T1、65T2、66T1、66T2、69T1、69T2、70T1、70T2、81T1、81T2、82T1、82T2、83T1、83T2、形成于电介质层67、68的各个的通孔67T1、67T2、形成于电介质层71～76的各个的通孔71T1、71T2、形成于电介质层77、78的各个的通孔77T1、77T2、和形成于电介质层79、80的各个的通孔79T1、79T2而构成。

与第1实施方式一样，第2谐振器22包含第1通孔列22A、第2通孔列22B、和导体层部22C(参照图24)。第1通孔列22A通过将通孔65T1、66T1、69T1、70T1、81T1、82T1、形成于电介质层67、68的各个的通孔67T1、形成于电介质层71～76的各个的通孔71T1、形成于电介质层77、78的各个的通孔77T1、和形成于电介质层79、80的各个的通孔79T1串联连接而构成。另外，第1通孔列22A贯通电介质层65～82。

第2通孔列22B通过将通孔65T2、66T2、69T2、70T2、81T2、82T2、形成于电介质层67、68的各个的通孔67T2、形成于电介质层71～76的各个的通孔71T2、形成于电介质层77、78的各个的通孔77T2、形成于电介质层79、80的各个的通孔79T2串联连接而构成。另外，第2通孔列22B贯通电介质层65～82。

导体层部22C通过由通孔83T1、83T2相互连接的谐振器用导体层832、842而构成。

第3谐振器23通过谐振器用导体层833、843、通孔65T3、65T4、66T3、66T4、69T3、69T4、70T3、70T4、81T3、81T4、82T3、82T4、83T3、83T4、形成于电介质层67、68的各个的通孔67T3、67T4、形成于电介质层71～76的各个的通孔71T3、71T4、形成于电介质层77、78的各个的通孔77T3、77T4、和形成于电介质层79、80的各个的通孔79T3、79T4而构成。

与第1实施方式一样，第3谐振器23包含第1通孔列23A、第2通孔列23B、和导体层部23C(参照图24)。第1通孔列23A通过将通孔65T3、66T3、69T3、70T3、81T3、82T3、形成于电介质层67、68的各个的通孔67T3、形成于电介质层71～76的各个的通孔71T3、形成于电介质层77、78的各个的通孔77T3、和形成于电介质层79、80的各个的通孔79T3串联连接而构成。另外，第1通孔列23A贯通电介质层65～82。

第2通孔列23B通过将通孔65T4、66T4、69T4、70T4、81T4、82T4、形成于电介质层67、68的各个的通孔67T4、形成于电介质层71～76的各个的通孔71T4、形成于电介质层77、78的各个的通孔77T4、和形成于电介质层79、80的各个的通孔79T4串联连接而构成。另外，第2通孔列23B贯通电介质层65～82。

导体层部23C通过由通孔83T3、83T4相互连接的谐振器用导体层833、843而构成。

第4谐振器24通过形成于电介质层77、78的各个的谐振器用导体层771而构成。

电容器C1通过导体层621、701和导体层621、701间的电介质层62～69而构成。

电容器C2A通过导体层621、651和导体层621、651间的电介质层62～64而构成。电容器C2B通过导体层621、652和导体层621、652间的电介质层62～64而构成。

电容器C3A通过导体层621、653和导体层621、653间的电介质层62～64而构成。电容器C3B通过导体层621、654和导体层621、654间的电介质层62～64而构成。

电容器C4A通过导体层621、642和导体层621、642间的电介质层62、63而构成。电容器C4B通过导体层621、643和导体层621、643间的电介质层62、63而构成。

电容器C11通过导体层691、701和导体层691、701间的电介质层69而构成。电容器C12通过导体层651、661和导体层651、661间的电介质层65而构成。

电容器C23A通过导体层631、641、651、653、导体层631、653间的电介质层63、64、导体层631、641间的电介质层63、和导体层641、651间的电介质层64而构成。

电容器C34A通过导体层642、653和导体层642、653间的电介质层64而构成。电容器C34B通过导体层643、654和导体层643、654间的电介质层64而构成。

接着，参照图24对带通滤波器101的结构上的特征进行说明。在本实施方式中，第2谐振器22与第3谐振器23的间隔比第1谐振器21与第2谐振器22的间隔小且比第3谐振器23与第4谐振器24的间隔小。另外，本实施方式中，第2谐振器22与第3谐振器23的间隔比第1实施方式的第2谐振器22与第3谐振器23的间隔(参照图4)大。

如图30A所示，形成于电介质层77的谐振器用导体层771和形成于电介质层78的谐振器用导体层771以从Z方向观察相互重合的方式配置。另外，如图31A及图31B所示，形成于电介质层81的谐振器用导体层811和形成于电介质层82的谐振器用导体层821以从Z方向观察相互重合的方式配置。另外，如图32A及图32B所示，形成于电介质层83的谐振器用导体层832和形成于电介质层84的谐振器用导体层842以从Z方向观察相互重合的方式配置，形成于电介质层83的谐振器用导体层833和形成于电介质层84的谐振器用导体层843以从Z方向观察相互重合的方式配置。

接着，对本实施方式的带通滤波器101的作用及效果进行说明。在本实施方式中，与第1实施方式一样，在比通频带低地接近通频带的频率区域即第1附近区域、和比通频带高地接近通频带的频率区域即第2附近区域分别形成有插入损耗急剧地变化的衰减极点。

本实施方式中，特别地，一边相较于第1实施方式增大第2谐振器22与第3谐振器23的间隔，且相较于第1实施方式减弱第2谐振器22与第3谐振器23的磁耦合，一边相较于第1实施方式减弱第2谐振器22与第3谐振器23的电容耦合。具体而言，通过不设置电容器C23B，来减弱第2谐振器22与第3谐振器23的电容耦合。第2谐振器22与第3谐振器23的电容耦合由电容器C23A进行调整。另一方面，第1实施方式中，第2谐振器22与第3谐振器23的电容耦合由电容器C23A、C23B进行调整。根据本实施方式，与第1实施方式相比，第2谐振器22和第3谐振器23的电容耦合的调整变得容易。

接着，参照图33至图38对本实施方式的带通滤波器101的特性的一例进行说明。在此，表示以带通滤波器101的通频带包含4.7GHz～5.1GHz的频段的方式设计时的、带通滤波器101的特性的一例。

图33表示带通滤波器101的通过特性的一例。图34将图33的一部分扩大表示。在此，表示向不平衡端口11输入不平衡信号时的插入损耗作为带通滤波器101的通过特性。图33及图34中，横轴表示频率，纵轴表示插入损耗。如图33所示可知，带通滤波器101中，在比通频带低地接近通频带的频率区域即第1附近区域、和比通频带高地接近通频带的频率区域即第2附近区域分别形成有插入损耗急剧地变化的衰减极点。

另外，当比较图33与表示第1实施方式的带通滤波器1的通过特性的一例的图17时可知，具有如下不同。带通滤波器101中，形成于高频侧的频率区域的衰减极点比带通滤波器1更远离通频带。这是由于一边相较于带通滤波器1增大带通滤波器101中的第2谐振器22与第3谐振器23的间隔，相较于带通滤波器1减弱第2谐振器22与第3谐振器23的磁耦合，一边由电容器C23A、C23B进行的第2谐振器22与第3谐振器23的电容耦合也相较于带通滤波器1减弱而引起的。换言之，根据图17及图33，通过一边缩小第2谐振器22与第3谐振器23的间隔，并增强第2谐振器22与第3谐振器23的磁耦合，一边也增强第2谐振器22与第3谐振器23的电容耦合，从而能够使形成于第2附近区域的衰减极点的频率接近通频带。

另外，插入损耗优选为3.0dB以下。如图34所示，带通滤波器101中，插入损耗在上述的频段成为3.0dB以下。

图35表示带通滤波器101的振幅平衡特性的一例。在此，与第1实施方式的图19一样，使用振幅差表示带通滤波器101的振幅平衡特性。图35中，横轴表示频率，纵轴表示振幅差。当将振幅差表示为m(dB)时，m的值优选为-1.5以上且1.5以下，更优选为-1.0以上且1.0以下。如图35所示，带通滤波器101中，m的值在上述的频段成为-1.0以上且1.0以下的值。

图36表示带通滤波器101的相位平衡特性的一例。在此，与第1实施方式的图20一样，使用相位差表示带通滤波器101的相位平衡特性。图36中，横轴表示频率，纵轴表示相位差。当将相位差表示为p(deg)时，p的值优选为165以上且195以下。如图35所示，带通滤波器101中，，p的值在上述的频段成为165以上且195以下的值。

图37表示带通滤波器101的不平衡端口11的反射特性的一例。图38表示带通滤波器101的第1及第2平衡端口12、13的反射特性的一例。图37及图38中，横轴表示频率，纵轴表示反射损耗。反射损耗优选为10dB以上。如图37及图38所示，带通滤波器101中，反射损耗在上述的频段成为10dB以上。

如以上进行的说明，具有图33至图38所示的特性的带通滤波器101至少可在4.7GHz～5.1GHz的频段下使用，并且在该频段下具有良好的平衡特性。另外，从图33至图38可理解，根据该带通滤波器101，能够一边满足平衡特性，一边在第1及第2附近区域分别形成急剧的衰减极点。

本实施方式的其它的结构、作用及效果与第1实施方式一样。

[第3实施方式]

接着，对本发明的第3实施方式进行说明。首先，参照图39对本实施方式的带通滤波器的电路结构进行说明。图39表示本实施方式的带通滤波器的电路结构。

本实施方式的带通滤波器201的电路结构在以下的点与第2实施方式的带通滤波器101不同。在本实施方式中，未设置将第2谐振器22的电容器C2A侧的一端与第3谐振器23的电容器C3A侧的一端连接的电容器C23A。

另外，带通滤波器201具备电容器C5A、C5B。电容器C5A、C5B分别具有第1端和第2端。电容器C5A的第1端与电容器C2A、C3A连接。电容器C5A的第2端与地线连接。

电容器C5B的第1端与电容器C2B、C3B连接。电容器C5B的第2端与地线连接。

带通滤波器201的其它的电路结构与第2实施方式的带通滤波器101的电路结构相同。

本实施方式中，电容器C2A、C3A、C5A的组和电容器C2B、C3B、C5B的组均以所谓的Y型连接进行连接。由此，根据本实施方式，与这些组以所谓的π型连接或Δ型连接进行连接的情况相比，能够缩小电容器C2A、C2B、C3A、C3B，C5A、C5B的各个的电容。其结果，根据本实施方式，能够将带通滤波器201小型化。

本实施方式的其它的结构、作用及效果与第2实施方式一样。

此外，本发明不限定于上述各实施方式，可进行各种变更。例如，本发明的带通滤波器也可以与其它的电路一体化，而构成一个层叠型电子部件。作为其它的电路，例如具有分波电路、滤波器、整合电路等。

基于以上的说明可知，能够实施本发明的各种方式及变形例。因此，在权利要求的均等的范围内，也能够以上述的最佳形式以外的形式实施本发明。