具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“电连接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

本发明实施例提供的一种显示面板，如图1所示，包括：衬底基板10以及形成于衬底基板10上的多个发光模块100、至少一个灰阶控制模块200、至少一个行选择模块300、多个数据输入模块400；

其中，一个灰阶控制模块200的m个灰阶信号端L1～Lm与至少一行发光模块100电连接，一个行选择模块300与至少一行发光模块100电连接，一个数据输入模块400的m个数据信号端S1～Sm与一列中多个发光模块100电连接；

灰阶控制模块200被配置为根据触发信号端STV的信号，通过m个灰阶信号端向电连接的发光模块100提供灰阶信号，其中，m≥1，且m为整数；

行选择模块300被配置为在选择控制端A的信号控制下通过选择信号端G1～Gx向对应的发光模块100提供选择信号；其中，x≥1，且x为整数；

数据输入模块400被配置为在数据控制端D的信号控制下通过m个数据信号端S1～Sm向电连接的多个发光模块100提供数据信号；

发光模块100被配置为接收数据信号和灰阶信号，并在数据信号和灰阶信号的控制下发光。

本发明实施例提供的显示面板，通过灰阶控制模块可以向电连接的发光模块提供多种灰阶信号，通过数据输入模块可以向发光模块提供数据信号。发光模块可以根据接收到的数据信号，在接收到的多种灰阶信号中选择一种，并根据该选择的灰阶信号进行发光。

进一步地，本发明实施例提供的显示面板可以为Micro-LED显示面板。发光模块100中发光器件可以为Micro-LED，发光模块100发光时可以向Micro-LED发光器件提供恒定的电流，从而可以避免相关技术中Micro-LED在不同电流密度下主波峰偏移，低电流密度下效率低难以实现低灰阶的问题。

需要说明的是，发光模块100接收到的多种灰阶信号可以控制发光器件的发光时间，从而可以控制像素中不同颜色的发光器件的发光时间，进而控制像素的灰阶。示例性地，本发明实施例中灰阶控制模块200通过m个灰阶信号端向电连接的发光模块100提供灰阶信号，则可以一个灰阶信号端对应一种灰阶信号，那么灰阶控制模块200向发光模块100提供m种灰阶信号。即对于一个发光模块100，可以有m种发光情况，如果显示面板通过红绿蓝三种颜色进行混色，即显示面板中一个像素包括红色发光模块100、绿色发光模块100、蓝色发光模块100，则显示面板可以实现m³种灰阶，例如m可以为4，则显示面板可以实现64种灰阶。

在具体实施时，如图1所示，灰阶控制模块200可以用于向多行发光模块100提供灰阶信号。或者，也可以一个灰阶控制模块200仅向一行发光模块100提供灰阶信号。

在具体实施时，在本发明实施例中，如图2所示，发光模块100可以包括数据锁存模块120、发光驱动模块110和发光器件L；

其中，数据锁存模块120被配置为在选择信号的控制下，将接收到的数据信号锁存，并将数据信号提供给发光驱动模块110；

发光驱动模块110被配置为接收数据信号和多种灰阶信号，并在数据信号的控制下，根据接收到的灰阶信号驱动发光器件发光。

本发明实施例中发光模块100包括数据锁存模块120，可以将接收到的数据信号锁存，则可以保持提供给发光驱动模块110的数据信号保持稳定。

在具体实施时，发光驱动模块110根据接收到的灰阶信号驱动发光器件发光，并且发光器件发光时向发光器件提供恒定的电流，各灰阶信号用于控制发光器件的发光时间。则发光驱动模块110根据接收到的灰阶信号驱动发光器件发光具体可以包括：开始发光时，发光驱动模块110向发光器件提供恒定的电流，并根据一种灰阶信号在一定时间后停止向发光器件提供电流。在具体实施时，需要设置一个信号用于控制发光驱动模块110开始向发光器件提供电流，由于灰阶控制模块200被配置为根据触发信号端的信号向发光模块100提供灰阶信号，则该信号可以为触发信号端的信号。

在具体实施时，在本发明实施例中，如图2所示，发光驱动模块110可以包括：m个灰阶开关晶体管Mg1～Mgm、第一发光控制晶体管ML1、第二发光控制晶体管ML2、存储电容Cst以及驱动晶体管TFT；

其中，m个灰阶开关晶体管的第一端与m个灰阶信号端一一对应电连接，m个灰阶开关晶体管的控制端均与数据锁存模块120电连接，m个灰阶开关晶体管的第二端均与第一发光控制晶体管的控制端电连接；

第一发光控制晶体管ML1的第一端与第一参考信号端VGH电连接，第一发光控制晶体管ML1的第二端与驱动晶体管TFT的栅极电连接；

第二发光控制晶体管ML2的第一端与第二参考信号端VGL电连接，第二发光控制晶体管ML2的控制端与触发信号端STV电连接，第二发光控制信号端ML2的第二端与驱动晶体管TFT的栅极电连接；

存储电容Cst的第一端与第一电源端VDD电连接，存储电容Cst的第二端与驱动晶体管TFT的栅极电连接；

驱动晶体管TFT的第一极与第一电源端VDD电连接，驱动晶体管的第二极与发光器件的阳极电连接。

在具体实施时，在本发明实施例中，如图2所示，数据锁存模块120可以包括：m个数据开关晶体管Md1～Mdm和m个锁存器；

m个数据开关晶体管的第一端与m个数据信号端S1～Sm一一对应电连接，m个数据开关晶体管的控制端均与一个选择信号端Gx电连接，m个数据开关晶体管的第二端与m个锁存器的第一端一一对应电连接；

m个锁存器的第二端与m个灰阶开关晶体管Mg1～Mgm的控制端一一对应电连接。

可选地，锁存器可以包括第一反相器I1和第二反相器I2；其中，第一反相器I1的输入端与对应的数据开关晶体管的第二端电连接，第一反相器I1的输出端与对应的灰阶开关晶体管的控制端电连接；第二反相器I2的输入端与第一反相器的输出端电连接，第二反相器I2的输出端与第一反相器I1的输入端电连接。则锁存器的第一端为第一反相器I1的输入端，锁存器的第二端为第一反相器I1的输出端，锁存器会将接收到的数据信号反相后提供给灰阶开关晶体管。

或者，锁存器也可以不将接收到的数据信号反相，如图2所示，第一反相器I1的输入端与对应的数据开关晶体管的第二端和对应的灰阶开关晶体管的控制端电连接，第一反相器I1的输出端与第二反相器I2的输入端电连接，第二反相器I2的输出端与第一反相器I1的输入端电连接。即锁存器的第一端与第二端为同一端。

在具体实施时，在本发明实施例中，如图3所示，将多个发光模块100分为多个行组；一个行组中可以包括四行发光模块100，且不同行组中包括的发光模块100不同；

一个行选择模块300与一个行组中的四行发光模块100电连接；

一个灰阶控制模块200与一个行组中的四行发光模块100电连接；

一个数据输入模块400与一个行组中的一列发光模块100电连接。

在具体实施时，一个行组中包括的发光模块100的行数不限于四行，可以根据实际需要设计确定，在此不作限定。

在具体实施时，在本发明实施例中，如图4所示，m＝4，则灰阶控制模块200的4个灰阶信号端包括第一灰阶信号端L1、第二灰阶信号端L2、第三灰阶信号端L3和第四灰阶信号端L4；灰阶控制模块200可以包括：第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5、第六开关晶体管M6、第七开关晶体管M7、第八开关晶体管M8、第一或非门NO1、第二或非门NO2、第三或非门NO3、第四或非门NO4、第一灰阶反相器Ig1、第二灰阶反相器Ig2、第三灰阶反相器Ig3、第四灰阶反相器Ig4；

其中，第一开关晶体管M1的第一端与触发信号端STV电连接，第一开关晶体管M1的控制端与第一时钟信号端CB电连接，第一开关晶体管M1的第二端与第一或非门NO1的第一输入端电连接；

第一或非门NO1的第二输入端与第二时钟信号端CK电连接，第一或非门NO1的输出端与第一灰阶反相器Ig1的第一端电连接；

第一灰阶反相器Ig1的第二端与第一灰阶信号端L1电连接；

第二开关晶体管M2的第一端与第一开关晶体管M1的第二端电连接，第二开关晶体管M2的控制端与第二时钟信号端CK电连接，第二开关晶体管M2的第二端与第一灰阶信号端L1电连接；

第三开关晶体管M3的第一端与第一灰阶信号端L1电连接，第三开关晶体管M3的控制端与第二时钟信号端CK电连接，第三开关晶体管M3的第二端与第二或非门NO2的第一输入端电连接；

第二或非门NO2的第二输入端与第一时钟信号端CB电连接，第二或非门NO2的输出端与第二灰阶反相器Ig2的第一端电连接；

第二灰阶反相器Ig2的第二端与第二灰阶信号端L2电连接；

第四开关晶体管M4的第一端与第三开关晶体管M3的第二端电连接，第四开关晶体管M4的控制端与第一时钟信号端CB电连接，第四开关晶体管M4的第二端与第二灰阶信号端L2电连接；

第五开关晶体管M5的第一端与第二灰阶信号端L2电连接，第五开关晶体管M5的控制端与第一时钟信号端CB电连接，第五开关晶体管M5的第二端与第三或非门NO3的第一输入端电连接；

第三或非门NO3的第二输入端与第二时钟信号端CK电连接，第三或非门NO3的输出端与第三灰阶反相器Ig3的第一端电连接；

第三灰阶反相器Ig3的第二端与第三灰阶信号端L3电连接；

第六开关晶体管M6的第一端与第五开关晶体管M5的第二端电连接，第六开关晶体管M6的控制端与第二时钟信号端CK电连接，第六开关晶体管M6的第二端与第三灰阶信号端L3电连接；

第七开关晶体管M7的第一端与第三灰阶信号端L3电连接，第七开关晶体管M7的控制端与第二时钟信号端CK电连接，第七开关晶体管M7的第二端与第四或非门NO4的第一输入端电连接；

第四或非门NO4的第二输入端与第一时钟信号端CB电连接，第四或非门NO4的输出端与第四灰阶反相器Ig4的第一端电连接；

第四灰阶反相器Ig4的第二端与第四灰阶信号端L4电连接；

第八开关晶体管M8的第一端与第七开关晶体管M7的第二端电连接，第八开关晶体管M8的控制端与第一时钟信号端CB电连接，第八开关晶体管M8的第二端与第四灰阶信号端L4电连接。

在具体实施时，如图4所示的灰阶控制模块200可以视为级联的4级移位寄存器，通过对信号的延时输出从而可以通过各级移位寄存器的输出端输出不同的灰阶信号。当m的数值不为4时，可以通过对级联的移位寄存器数量进行调整来调整灰阶控制模块200的结构。当然，在具体实施时，只要能够输出多种灰阶信号，灰阶控制模块200的具体结构可以不限于此，在此不做限定。

具体地，为了制作工艺统一，在本发明实施例提供的显示面板中，如图2与图4所示，所有晶体管可以均为P型晶体管，当然，所有晶体管也可以均为N型晶体管，在此不作限定。

具体地，在本发明实施例提供的显示面板中，P型晶体管在低电平信号作用下导通，在高电平信号作用下截止；N型晶体管在高电平信号作用下导通，在低电平信号作用下截止。

具体地，在本发明实施例提供的显示面板中，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。并且根据上述各晶体管的类型不同以及各晶体管的控制端的信号的不同，将各晶体管的控制端作为栅极，并可以将上述晶体管的第一端作为源极，第二端作为漏极，或者将晶体管的第一端作为漏极，第二端作为源极，在此不作具体区分。

在具体实施时，在本发明实施例中，如图5所示，m＝4，则数据输入模块400的4个数据信号端包括：第一数据信号端S1、第二数据信号端S2、第三数据信号端S3、第四数据信号端S4，并且，数据输入模块400包括：第三反相器I3、第四反相器I4、第一与非门NA1、第二与非门NA2、第三与非门NA3以及第四与非门NA4；数据控制端包括第一数据控制端D0和第二数据控制端D1；

其中，第一与非门NA1的第一输入端与第三反相器I3的第二端电连接，第一与非门NA1的第二输入端与第四反相器I4的第二端电连接，第一与非门NA1的输出端与第一数据信号端S1电连接；

第二与非门NA2的第一输入端与第一数据控制端D0电连接，第二与非门NA2的第二输入端与第四反相器I4的第二端电连接，第二与非门NA2的输出端与第二数据信号端S2电连接；

第三与非门NA3的第一输入端与第三反相器I3的第二端电连接，第三与非门NA3的第二输入端与第二数据控制端D1电连接，第三与非门NA3的输出端与第三数据信号端S3电连接；

第四与非门NA4的第一输入端与第一数据控制端D0电连接，第四与非门NA4的第二输入端与第二数据控制端D1电连接，第四与非门NA4的输出端与第四数据信号端S4电连接；

第三反相器I3的第一端与第一数据控制端D0电连接；

第四反相器I4的第一端与第二数据控制端D1电连接。

对于如图5所示的数据输入模块400，在数据控制端的信号控制下通过4个数据信号端向电连接的多个发光模块100提供数据信号，具体包括：

向第一数据控制端D0加载低电平，向第二数据控制端D1加载低电平，则第一数据信号端S1输出低电平、第二数据信号端S2输出高电平、第三数据信号端S3输出高电平、第四数据信号端S4输出高电平；

向第一数据控制端D0加载低电平，向第二数据控制端D1加载高电平，则第一数据信号端S1输出高电平、第二数据信号端S2输出低电平、第三数据信号端S3输出高电平、第四数据信号端S4输出高电平；

向第一数据控制端D0加载高电平，向第二数据控制端D1加载低电平，则第一数据信号端S1输出高电平、第二数据信号端S2输出高电平、第三数据信号端S3输出低电平、第四数据信号端S4输出高电平；

向第一数据控制端D0加载高电平，向第二数据控制端D1加载高电平，则第一数据信号端S1输出高电平、第二数据信号端S2输出高电平、第三数据信号端S3输出高电平、第四数据信号端S4输出低电平。

对于一个发光模块100，其一次仅采用一种灰阶信号进行发光，因此数据输入模块400输出的数据信号中可以仅包括一个有效电平，发光模块100根据接收到的该有效电平的数据信号选择灰阶信号。对于如图5所示的数据输入模块400，有效电平为低电平，则通过调整第一数据控制端D0和第二数据控制端D1的信号，可以控制第一数据信号端S1至第四数据信号端S4中哪一个输出低电平。当有效电平为高电平时，需要输出一个高电平，三个低电平，可以将第一与非门NA1至第四与非门NA4替换为与门。当然，数据输入模块400的具体结构也可以与相关技术中相同，在此不作限定。

在具体实施时，在本发明实施例中，如图6所示，行选择模块300的多个选择信号端包括：第一选择信号端G1、第二选择信号端G2、第三选择信号端G3、第四选择信号端G4；行选择模块300包括：第五反相器I5、第六反相器I6、第五与非门NA5、第六与非门NA6、第七与非门NA7、第八与非门NA8、第一或门OG1、第二或门OG2、第三或门OG3、第四或门OG4；选择控制端包括第一选择控制端A0、第二选择控制端A1和第三选择控制端A2；

其中，第五与非门NA5的第一输入端与第五反相器I5的第二端电连接，第五与非门NA5的第二输入端与第六反相器I6的第二端电连接，第五与非门NA5的输出端与第一或门OG1的第一输入端电连接；

第一或门OG1的第二输入端与第三选择控制端A2电连接，第一或门OG1的输出端与第一选择信号端G1电连接；

第六与非门NA6的第一输入端与第一选择控制端A0电连接，第六与非门NA6的第二输入端与第六反相器I6的第二端电连接，第六与非门NA6的输出端与第二或门OG2的第一输入端电连接；

第二或门OG2的第二输入端与第三选择控制端A2电连接，第二或门OG2的输出端与第二选择信号端G2电连接；

第七与非门NA7的第一输入端与第五反相器I5的第二端电连接，第七与非门NA7的第二输入端与第二选择控制端A1电连接，第七与非门NA7的输出端与第三或门OG3的第一输入端电连接；

第三或门OG3的第二输入端与第三选择控制端A2电连接，第三或门OG3的输出端与第三选择信号端G3电连接；

第八与非门NA8的第一输入端与第一数据控制端电连接，第八与非门NA8的第二输入端与第二选择控制端A1电连接，第八与非门NA8的输出端与第四或门OG4的第一输入端电连接；

第四或门OG4的第二输入端与第三选择控制端A2电连接，第四或门OG4的输出端与第四选择信号端G4电连接；

第五反相器I5的第一端与第一选择控制端A0电连接；

第六反相器I6的第一端与第二选择控制端A1电连接。

在具体实施时，一个行组中包括四行发光模块100时，行选择模块300的结构可以如图6所示，当一个行组中包括的发光模块100的行数不为四行时，行选择模块300的结构可以与相关技术中相同，例如可以为级联的移位寄存器，在此不作限定。

在具体实施时，本文中的反相器、与非门、与门、或门、或非门的具体电路结构可以与相关技术中基本相同，在此不做赘述。

基于同一发明构思，本发明实施例还提供了一种上述任一种显示面板的驱动方法，如图7所示，包括：

S701、数据写入阶段，对触发信号端加载第二电平的信号，控制行选择模块对各选择信号端依次加载第一电平的信号，控制灰阶控制模块对各灰阶信号端加载第二电平的信号，控制数据输入模块对各数据信号端提供数据信号；

S702、第一发光阶段，对触发信号端加载第一电平的信号，控制行选择模块对各选择信号端加载第二电平的信号，控制灰阶控制模块对各灰阶信号端加载第二电平的信号；

S703、第二发光阶段，对触发信号端加载第二电平的信号，控制行选择模块对各选择信号端加载第二电平的信号，控制灰阶控制模块对各灰阶信号端依次加载第一电平的信号。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

下面以如图3所示的显示面板的一个行组，图2所示的发光模块，图4所示的灰阶控制模块，图5所示的数据输入模块和图6所示的行选择模块为例，结合如图8所示的信号时序图对本发明实施例提供的显示面板的工作过程作以描述。下述描述中以1表示高电平，0表示低电平。需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。具体地，选取如图8所示的信号时序图中的数据写入第一阶段t1、数据写入第二阶段t2、数据写入第三阶段t3、数据写入第四阶段t4、发光第一阶段t5、发光第二阶段t6、发光第三阶段t7、发光第四阶段t8、发光第五阶段t9为例进行说明。其中，第一参考信号端VGH的信号为高电平，第二参考信号端VGL的信号为低电平。

第一时钟信号端CB与第一开关晶体管M1、第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8的控制端电连接，第二时钟信号端CK与第二开关晶体管M2、第三开关晶体管M3、第六开关晶体管M6、第七开关晶体管M7的控制端电连接。当CB＝1时，第一开关晶体管M1、第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8均截止；当CB＝0时，第一开关晶体管M1、第四开关晶体管M4、第五开关晶体管M5、第八开关晶体管M8均导通。当CK＝1时，第二开关晶体管M2、第三开关晶体管M3、第六开关晶体管M6、第七开关晶体管M7均截止；当CK＝0时，第二开关晶体管M2、第三开关晶体管M3、第六开关晶体管M6、第七开关晶体管M7均导通。

在数据写入第一阶段t1至数据写入第四阶段t4，STV＝1，A2＝0。STV＝1，则灰阶控制模块中的第一或非门NO1仅输出低电平，即L1＝1，则第三开关晶体管M3导通时第二或非门NO2的第一输入端会接收到高电平，第三开关晶体管M3截止时第二或非门NO2的第二输入端会接收到高电平，第二或非门NO2仅输出低电平，即L2＝1，同理第三灰阶信号端L3、第四灰阶信号端L4的信号均为高电平。发光模块中4个灰阶开关晶体管Mg1～Mg4导通时，会将高电平信号提供给第一发光控制晶体管ML1的控制端，使第一发光控制晶体管ML1不导通。由于STV＝1，则第二发光控制晶体管ML2也不导通。驱动晶体管TFT截止，所有发光模块均不发光。由于A2＝0，则行选择模块中，各与非门输出高电平时，对应的选择信号端也输出高电平，与非门输出低电平时，对应的选择信号端也输出低电平。

在数据写入第一阶段t1，A1＝0，A0＝0，则G1＝0、G2＝1、G3＝1、G4＝1，使得第一行发光模块中的4个数据开关晶体管Md1～Md4均导通，第二行、第三行、第四行发光模块中的4个数据开关晶体管Md1～Md4均截止。第一行每一列的发光模块通过第一数据信号端S1至第四数据信号端S4接收数据信号，将数据信号通过第一反相器I1和第二反相器I2锁存，并将数据信号提供给对应的灰阶开关晶体管，数据信号包括一个低电平信号和三个高电平信号，则4个灰阶开关晶体管Mg1～Mg4其中之一导通，导通的灰阶开关晶体管将第一发光控制晶体管ML1的控制端与4个灰阶信号端L1～L4其中之一导通。

在数据写入第二阶段t2，A1＝0，A0＝1，则G1＝1、G2＝0、G3＝1、G4＝1，使得第二行发光模块中的4个数据开关晶体管Md1～Md4均导通，第一行、第三行、第四行发光模块中的4个数据开关晶体管Md1～Md4均截止。在数据写入第三阶段t3，A1＝1，A0＝0，则G1＝1、G2＝1、G3＝0、G4＝1，使得第三行发光模块中的4个数据开关晶体管Md1～Md4均导通，第一行、第二行、第四行发光模块中的4个数据开关晶体管Md1～Md4均截止。在数据写入第四阶段t4，A1＝1，A0＝1，则G1＝1、G2＝1、G3＝1、G4＝0，使得第四行发光模块中的4个数据开关晶体管Md1～Md4均导通，第一行、第二行、第三行发光模块中的4个数据开关晶体管Md1～Md4均截止。对于数据写入第二阶段t2时的第二行发光模块、数据写入第三阶段t3时的第三行发光模块、数据写入第四阶段t4时的第四行发光模块，其工作过程与数据写入第一阶段t1中第一行发光模块的工作过程基本相同，在此不作赘述。

在发光第一阶段t5至发光第五阶段t9，A2＝1，则G1＝1、G2＝1、G3＝1、G4＝1，使得4行发光模块中的4个数据开关晶体管Md1～Md4均截止。发光模块不再接受数据信号。发光模块中数据锁存模块仍锁存在数据写入第一阶段t1至数据写入第四阶段t4输入的数据信号，控制4个灰阶开关晶体管Mg1～Mg4其中之一导通。

在发光第一阶段t5，STV＝0，CB＝0，CK＝1。CB＝0，则第一开关晶体管M1导通，将触发信号端STV的低电平信号提供给第一或非门NO1的第一输入端，使第一或非门NO1输出低电平信号。CK＝1，则第二开关晶体管M2截止。第一灰阶信号端L1输出高电平信号，则第二灰阶信号端L2、第三灰阶信号端L3、第四灰阶信号端L4均保持输出高电平信号。STV＝0，第二发光控制晶体管ML2导通，将第二参考信号端VGL的低电平信号提供给驱动晶体管TFT的栅极，使驱动晶体管TFT导通。行组中所有的发光模块均发光。

在发光第二阶段t6，STV＝1，CB＝1，CK＝0。STV＝1，第二发光控制晶体管ML2截止。CB＝1，则第一开关晶体管M1截止。第一或非门NO1的第一输入端保持为低电平，CK＝0，使第一或非门NO1输出高电平信号，第一灰阶信号端L1输出低电平信号。CK＝0，则第二开关晶体管M2导通，将第一灰阶信号端L1输出的低电平信号提供给第一或非门NO1的第一输入端。CK＝0，第三开关晶体管M3导通，将低电平信号提供给第二或非门NO2的第一输入端，CB＝1，使第二或非门NO2输出低电平信号，第二灰阶信号端L2输出高电平信号，则第三灰阶信号端L3、第四灰阶信号端L4仍保持输出高电平信号。对于第一灰阶开关晶体管Mg1导通的发光模块，第一灰阶开关晶体管Mg1将第一灰阶信号端L1输出的低电平信号提供给第一发光控制晶体管ML1的控制端，使第一发光控制晶体管ML1导通，将第一参考信号端VGH的高电平信号提供给驱动晶体管TFT的栅极，使驱动晶体管截止，发光模块停止发光。

在发光第三阶段t7，STV＝1，CB＝0，CK＝1。STV＝1，第二发光控制晶体管ML2截止。第一开关晶体管M1导通，将高电平信号提供给第一或非门NO1的第一输入端，CK＝1，使第一或非门NO1输出低电平信号，第一灰阶信号端L1输出高电平信号。第二或非门NO2的第一输入端保持为低电平信号，CB＝0，使第二或非门NO2输出高电平信号，第二灰阶信号端L2输出低电平信号。第五开关晶体管M5导通，将低电平信号提供给第三或非门NO3的第一输入端，CK＝1，使第三或非门NO3输出低电平信号，第三灰阶信号端L3输出高电平信号，则第四灰阶信号端L4仍保持输出高电平信号。对于第二灰阶开关晶体管Mg2导通的发光模块，第二灰阶开关晶体管Mg2将第二灰阶信号端L2输出的低电平信号提供给第一发光控制晶体管ML1的控制端，使第一发光控制晶体管ML1导通，将第一参考信号端VGH的高电平信号提供给驱动晶体管TFT的栅极，使驱动晶体管TFT截止，发光模块停止发光。

在发光第四阶段t8，STV＝1，CB＝1，CK＝0。STV＝1，第二发光控制晶体管ML2截止。第一或非门NO1的第一输入端保持高电平信号，CK＝1，使第一或非门NO1输出低电平信号，第一灰阶信号端L1输出高电平信号。第三开关晶体管M3导通，将高电平信号提供给第二或非门NO1的第一输入端，CB＝1，使第二或非门NO2输出低电平信号，第二灰阶信号端L2输出高电平信号。第三或非门NO3的第一输入端保持为低电平信号，CK＝0，使第三或非门NO3输出高电平信号，第三灰阶信号端L3输出低电平信号。第六开关晶体管M6导通，将低电平信号提供给第三或非门NO3的第一输入端。第七开关晶体管M7导通，将低电平信号提供给第四或非门NO4的第一输入端，CB＝1，使第四或非门NO4输出低电平信号，第四灰阶信号端L4输出高电平信号。对于第三灰阶开关晶体管Mg3导通的发光模块，第三灰阶开关晶体管Mg3将第三灰阶信号端L3输出的低电平信号提供给第一发光控制晶体管ML1的控制端，使第一发光控制晶体管ML1导通，将第一参考信号端VGH的高电平信号提供给驱动晶体管TFT的栅极，使驱动晶体管TFT截止，发光模块停止发光。

在发光第五阶段t9，STV＝1，CB＝0，CK＝1。STV＝1，第二发光控制晶体管ML2截止。第一灰阶信号端L1和第二灰阶信号端L2保持输出高电平信号。第五开关晶体管M5导通，将高电平信号提供给第三或非门NO3的第一输入端，CK＝1，使第三或非门NO3输出低电平信号，第三灰阶信号端L3输出高电平信号。第四或非门NO4的第一输入端保持低电平信号，CB＝0，使第四或非门NO4输出高电平信号，第四灰阶信号端L4输出低电平信号。对于第四灰阶开关晶体管Mg4导通的发光模块，第四灰阶开关晶体管Mg4将第四灰阶信号端L4输出的低电平信号提供给第一发光控制晶体管ML1的控制端，使第一发光控制晶体管ML1导通，将第一参考信号端VGH的高电平信号提供给驱动晶体管TFT的栅极，使驱动晶体管TFT截止，发光模块停止发光。

综上所述，第一灰阶开关晶体管Mg1导通的发光模块在发光第二阶段t6停止发光，第二灰阶开关晶体管Mg2导通的发光模块在发光第三阶段t7停止发光，第三灰阶开关晶体管Mg3导通的发光模块在发光第四阶段t8停止发光，第四灰阶开关晶体管Mg4导通的发光模块在发光第五阶段t9停止发光。发光模块的发光时长分为四种情况，从而实现了不同灰阶显示。

一个灰阶控制模块可以向多行发光模块提供灰阶信号，这样可以采用Global时序对显示面板进行驱动。具体地，在如图3所示的显示面板中，灰阶控制模块向四行发光模块提供灰阶信号。或者，一个灰阶控制模块也可以仅向一行发光模块提供灰阶信号，这样可以采用sequential时序对显示面板进行驱动。

本发明实施例提供的一种显示面板及驱动方法，包括衬底基板以及形成于衬底基板上的多个发光模块、至少一个灰阶控制模块、至少一个行选择模块、多个数据输入模块；通过灰阶控制模块可以向电连接的发光模块提供多种灰阶信号，通过数据输入模块可以向发光模块提供数据信号。发光模块可以根据接收到的数据信号，在接收到的多种灰阶信号中选择一种，并根据该选择的灰阶信号进行发光。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。